JPH0453260A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0453260A JPH0453260A JP2163210A JP16321090A JPH0453260A JP H0453260 A JPH0453260 A JP H0453260A JP 2163210 A JP2163210 A JP 2163210A JP 16321090 A JP16321090 A JP 16321090A JP H0453260 A JPH0453260 A JP H0453260A
- Authority
- JP
- Japan
- Prior art keywords
- level detector
- substrate
- semiconductor device
- substrate voltage
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 230000007423 decrease Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 235000007516 Chrysanthemum Nutrition 0.000 description 1
- 244000189548 Chrysanthemum x morifolium Species 0.000 description 1
- 101000603223 Homo sapiens Nischarin Proteins 0.000 description 1
- 102100038995 Nischarin Human genes 0.000 description 1
- 238000002129 infrared reflectance spectroscopy Methods 0.000 description 1
- 239000002932 luster Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は基板電圧発生回路を有する半導体装置に関す
るものである。
るものである。
第５図（は従来の基板電圧発生回路と、レベルディテク
タと、基板電圧発生回路の停止手段の回路図であり、図
において、（財）、 （５９１はレベルディテクタで
ある。ただしレベルディテクタに）はレベルディテクタ
（５９）よシ検出する基板電圧の設定値が低くなってい
る。に）、 （６０）はインバータ、 （５６）は
インバータ（ト）、０η、に）、旧とＮ０１（ゲート印
より構成されるリングオシレータ、 （５７）はイン
バータ（５１＋ 、 （５２１より構成される増幅回路
、（６８）はインバータ（６２）、 （６３１，（６４
）より構成される増幅−」路である。ただし、増幅回路
（６８）は増幅「す」路（５７）より増幅作用が大きく
設定さ扛ている。（６１）はＮＯＲゲト、（５８）はキ
ャパシタ（５３）とｎチャンネルトランジスタ（５４，
）、 （５５）より構成されるチャージポンプ回路、
（６９）はキャパシタ（６５）とｎチャンネルトラン
ジスタ（６６）、 （６７）工Ｆ）Ｗｉｔ成されるチャ
ージポンプ回路である。ただし、チャージポンプ回路Ｃ
６９）はチャージポンプ回路（５８）、ｒ、り駆動能力
が犬きく設定されている。第６図はレベルディテクター
の回路図、第７図はレベルディテクタ（５９）の（す］
路であり、（７０）、 （７１）、 （７２）、 （７
３）、（７４）、 （７８）、 （７９）、 （８０）
（８１）、 （８２） 、 （８３） 、 （８４）
、 （８８）、 （８９） 、 （９０） （ｉ ｎチ
ャンネルトランジスタ、（７５）、 （７６）、 （７
７）、 （８５）、 （８６）、 （８７）Ｕｐチャン
ネルトランジスタである。第８区は各信号、各ノードの
タイミングチャートである。
タと、基板電圧発生回路の停止手段の回路図であり、図
において、（財）、 （５９１はレベルディテクタで
ある。ただしレベルディテクタに）はレベルディテクタ
（５９）よシ検出する基板電圧の設定値が低くなってい
る。に）、 （６０）はインバータ、 （５６）は
インバータ（ト）、０η、に）、旧とＮ０１（ゲート印
より構成されるリングオシレータ、 （５７）はイン
バータ（５１＋ 、 （５２１より構成される増幅回路
、（６８）はインバータ（６２）、 （６３１，（６４
）より構成される増幅−」路である。ただし、増幅回路
（６８）は増幅「す」路（５７）より増幅作用が大きく
設定さ扛ている。（６１）はＮＯＲゲト、（５８）はキ
ャパシタ（５３）とｎチャンネルトランジスタ（５４，
）、 （５５）より構成されるチャージポンプ回路、
（６９）はキャパシタ（６５）とｎチャンネルトラン
ジスタ（６６）、 （６７）工Ｆ）Ｗｉｔ成されるチャ
ージポンプ回路である。ただし、チャージポンプ回路Ｃ
６９）はチャージポンプ回路（５８）、ｒ、り駆動能力
が犬きく設定されている。第６図はレベルディテクター
の回路図、第７図はレベルディテクタ（５９）の（す］
路であり、（７０）、 （７１）、 （７２）、 （７
３）、（７４）、 （７８）、 （７９）、 （８０）
（８１）、 （８２） 、 （８３） 、 （８４）
、 （８８）、 （８９） 、 （９０） （ｉ ｎチ
ャンネルトランジスタ、（７５）、 （７６）、 （７
７）、 （８５）、 （８６）、 （８７）Ｕｐチャン
ネルトランジスタである。第８区は各信号、各ノードの
タイミングチャートである。
次に動作について説明する。電源が投入されると。
ｊングオシレータ（５６）が発振を始め、チャージポン
プ回路（５８）、 （６９）が両方動作し、ｎチャンネ
ルトランジスタｒ５４）、 （６６）を通じて、基板は
負にバイアスされ始める。基板の電位がある値まで下が
ると、レベルディテクタ（５９）がそれを検出し、ノー
ドＣばＩ−ｏｗになり駆動能力の大きいチャージポンプ
回路（６９）は停止する。
プ回路（５８）、 （６９）が両方動作し、ｎチャンネ
ルトランジスタｒ５４）、 （６６）を通じて、基板は
負にバイアスされ始める。基板の電位がある値まで下が
ると、レベルディテクタ（５９）がそれを検出し、ノー
ドＣばＩ−ｏｗになり駆動能力の大きいチャージポンプ
回路（６９）は停止する。
基板の電位がさらに深いある値までＦがると、レベルデ
ィテクターが−１：′ｔ’ｌ−に検出し、ノードＢばｔ
ｏｗになシ駆動能力の小さいチャージポンプ（５８）も
停止する。その後は基板電圧がリーク電圧によシ高くな
ったときにレベルディテクターがそれを検出し、ノード
ＢがＨｉｇｈ ｖｃなり、チャージポンプ回路（５８）
が再び動作し、基板電圧を設定値までＦげる。このＬう
に電源投入時に２つのチャージポンプ回路を使用するこ
とで、基板の電位を急速に負にバイアスし、その後、駆
動能力の大きいチャージポンプ回路（６９）を停止する
ことに工ｐ消費電力を少くしている。
ィテクターが−１：′ｔ’ｌ−に検出し、ノードＢばｔ
ｏｗになシ駆動能力の小さいチャージポンプ（５８）も
停止する。その後は基板電圧がリーク電圧によシ高くな
ったときにレベルディテクターがそれを検出し、ノード
ＢがＨｉｇｈ ｖｃなり、チャージポンプ回路（５８）
が再び動作し、基板電圧を設定値までＦげる。このＬう
に電源投入時に２つのチャージポンプ回路を使用するこ
とで、基板の電位を急速に負にバイアスし、その後、駆
動能力の大きいチャージポンプ回路（６９）を停止する
ことに工ｐ消費電力を少くしている。
従来の半導体装置は以上のようＶＣ構成さしているので
、スタンドバイ時とアクティブ時で同一のレベルディテ
クタ全使用していた。そのため、スタンドバイ時は低消
費電力化のためアクデイプ時に比べて基板電圧全高く設
定した方が良いにもかかわらず、アクティブ時と同じ電
位に設定されていた。また増幅回路とチャージポンプが
２つずつあり、１／イアウド面積が大きくなるという問
題点があった。
、スタンドバイ時とアクティブ時で同一のレベルディテ
クタ全使用していた。そのため、スタンドバイ時は低消
費電力化のためアクデイプ時に比べて基板電圧全高く設
定した方が良いにもかかわらず、アクティブ時と同じ電
位に設定されていた。また増幅回路とチャージポンプが
２つずつあり、１／イアウド面積が大きくなるという問
題点があった。
この発明ホＬ、記のような問題点を解決するためになさ
れたもので、スタンドバイ時の基板電圧をアクティブ時
ニジ低く設定し、低消費電力化ケはかり、ｔｆＣ，レイ
アウト面積が小さい半導体装置を得ること全目的とする
。
れたもので、スタンドバイ時の基板電圧をアクティブ時
ニジ低く設定し、低消費電力化ケはかり、ｔｆＣ，レイ
アウト面積が小さい半導体装置を得ること全目的とする
。
この発明に係る半導体装置は、基板電圧のレベルディテ
クタを２つ設け、スタントノ（イ時とアクティブ時で切
り換えるようにし、また増幅回路、チャージポンプ回路
を１つずつにしたものである。
クタを２つ設け、スタントノ（イ時とアクティブ時で切
り換えるようにし、また増幅回路、チャージポンプ回路
を１つずつにしたものである。
この発明における半導体装置は、スタントノくイ時にア
クティブ時と別の基板電圧レベルディテクタを使用する
ことにＬす、スタンドバイ時の基板電圧をアクティブ時
より低くして低消費電力化をはかり、また、増幅回路、
チャージポンプ回路を１つずつにし、レイアウト面積を
小さくしている０〔実施例］ 以下この発明の一実施例を図について説明する。
クティブ時と別の基板電圧レベルディテクタを使用する
ことにＬす、スタンドバイ時の基板電圧をアクティブ時
より低くして低消費電力化をはかり、また、増幅回路、
チャージポンプ回路を１つずつにし、レイアウト面積を
小さくしている０〔実施例］ 以下この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による半導体装置における
基板電圧発生回路、ノベルディテクタ及ヒ基板電圧発生
回路の停止手段の回路図で１図において、 ［１，）、
＋５＞はレベルディテクタである０′ｆ？：、フビし
レベルディテクタ（５） ｆｌレベルディテクタｆｌ）
に比べて検出する基板電圧の設定値が高くなっている。
基板電圧発生回路、ノベルディテクタ及ヒ基板電圧発生
回路の停止手段の回路図で１図において、 ［１，）、
＋５＞はレベルディテクタである０′ｆ？：、フビし
レベルディテクタ（５） ｆｌレベルディテクタｆｌ）
に比べて検出する基板電圧の設定値が高くなっている。
ｔ２＋ 、 （６１はｎチャンネルトランジスタ、 （
ａ）、 （７）ｌｄｐチャンネルトランジスタ、 ＋４
）、 （９）ｆｄインノく一タ、（８）ｉ／；ｔＮＡＮ
Ｄゲート、ノはインバー タ（１０）、 ０υ、０２゜
Ｑ３ＮＯＲゲートＱ４） 、ｌ：り構成されるリングオ
シレータ、Ｑｌｌはインパーク（４）、ａａＪ：ｂ構成
される増幅回路、Ｑ２はキャパシタαη、ｎチャンネル
トランジスタ叫、０９より構成されるチャージポンプ回
路である。。第２図はレベルディテクタ（１）の回路図
、第３図はレベルディテクタ（５）の回路図であｐ、Ｉ
２３．α（至）、＠、弼、（Ｊｕｌ、（支）、（ハ）、
（ロ）、（イ）、（至）、（ロ）、＋４１１゜Ｕ、＋４
３はｎチャンネルトランジスタ、田、（支）、■（支）
、…、菊はｐチャンネルトランジスタである０第４図は
各信号、各ノードのタイミングチャート図である。
ａ）、 （７）ｌｄｐチャンネルトランジスタ、 ＋４
）、 （９）ｆｄインノく一タ、（８）ｉ／；ｔＮＡＮ
Ｄゲート、ノはインバー タ（１０）、 ０υ、０２゜
Ｑ３ＮＯＲゲートＱ４） 、ｌ：り構成されるリングオ
シレータ、Ｑｌｌはインパーク（４）、ａａＪ：ｂ構成
される増幅回路、Ｑ２はキャパシタαη、ｎチャンネル
トランジスタ叫、０９より構成されるチャージポンプ回
路である。。第２図はレベルディテクタ（１）の回路図
、第３図はレベルディテクタ（５）の回路図であｐ、Ｉ
２３．α（至）、＠、弼、（Ｊｕｌ、（支）、（ハ）、
（ロ）、（イ）、（至）、（ロ）、＋４１１゜Ｕ、＋４
３はｎチャンネルトランジスタ、田、（支）、■（支）
、…、菊はｐチャンネルトランジスタである０第４図は
各信号、各ノードのタイミングチャート図である。
次に動作について説明する。電源が投入されると、リン
グオシレータ囚が発振を始め、ｎチャンネルトランジス
タ０９を通じ、基板は負にノくイアスされ始める。ここ
でアクティブ時ＩＲＡＳ、ＣＡｉのうちどちらか一方は
Ｉ−ｏｗであるので、 ＮＡＮＤゲート（８）はＨｉｇ
ｈｅ出力し、ｎチャンネルトランジスタ（２）と、ｐチ
ャンネルトランジスタ（３）がオンし、レベルディテク
タ１１）が選択される。基板の電位がレベルディテクタ
（１）で設定された値までドがると、ノードＡがＬｏｗ
Ｋなｐ１チャージポンプ回路のは停止する。その後は
基板電圧がリーク電圧によｐ高くなったときにレベルデ
ィテクタ（１）がそれを検出し、ノードＡがＨｉｇｈＫ
なす、チャージポンプ回路には再び動作し、基板電圧を
設定値まで下げる。
グオシレータ囚が発振を始め、ｎチャンネルトランジス
タ０９を通じ、基板は負にノくイアスされ始める。ここ
でアクティブ時ＩＲＡＳ、ＣＡｉのうちどちらか一方は
Ｉ−ｏｗであるので、 ＮＡＮＤゲート（８）はＨｉｇ
ｈｅ出力し、ｎチャンネルトランジスタ（２）と、ｐチ
ャンネルトランジスタ（３）がオンし、レベルディテク
タ１１）が選択される。基板の電位がレベルディテクタ
（１）で設定された値までドがると、ノードＡがＬｏｗ
Ｋなｐ１チャージポンプ回路のは停止する。その後は
基板電圧がリーク電圧によｐ高くなったときにレベルデ
ィテクタ（１）がそれを検出し、ノードＡがＨｉｇｈＫ
なす、チャージポンプ回路には再び動作し、基板電圧を
設定値まで下げる。
一方、スタンドバイ時はＲＡＳ、ＣＡＳの両方がＨｉｇ
ｈで、ｓるので、Ｎ Ａ Ｎ Ｄゲート（８）はＬｏｗ
’ｔ”出力し、ｎチャンネルトランジスタ（６）とｐ
チャンネルトランジスタ（力がオンし、レベルディテク
タ（５）が選択される。レベルディテクタ（５）はレベ
ルディテクタ（１）に比べて検出する基板電圧が高く設
定されているので、アクティブ時に比べて基板電圧が高
い点でノードＡがＬｏｗ Ｋ ！す、チャージポンプが
停止する。その後は基板電圧がリーク電圧により高くな
ったときにレベルディテクタ（５）がそれを検出し。
ｈで、ｓるので、Ｎ Ａ Ｎ Ｄゲート（８）はＬｏｗ
’ｔ”出力し、ｎチャンネルトランジスタ（６）とｐ
チャンネルトランジスタ（力がオンし、レベルディテク
タ（５）が選択される。レベルディテクタ（５）はレベ
ルディテクタ（１）に比べて検出する基板電圧が高く設
定されているので、アクティブ時に比べて基板電圧が高
い点でノードＡがＬｏｗ Ｋ ！す、チャージポンプが
停止する。その後は基板電圧がリーク電圧により高くな
ったときにレベルディテクタ（５）がそれを検出し。
ノードＡがＨｉｇｈＫなｐ、チャージポンプ回路のは再
び動作し、基板電圧を設定値まで下げる０〔発明の効果
〕 以上のようにこの発明によれば、スタンドバイ時におけ
る基板電圧をアクティブ時より高く設定することができ
、スタンドバイ時の低消費電力化とはかることができる
。また、レイアウト面積全小さくすることができる。
び動作し、基板電圧を設定値まで下げる０〔発明の効果
〕 以上のようにこの発明によれば、スタンドバイ時におけ
る基板電圧をアクティブ時より高く設定することができ
、スタンドバイ時の低消費電力化とはかることができる
。また、レイアウト面積全小さくすることができる。
第１図はこの発明の一実施例による半導体装置における
基板電圧発生回路、レベルディテクタ及び基板電圧発生
回路の停止手段の回路図、第２図は第１図におけるレベ
ルディテクタ（１）の回路図、第；３図Ｃま第１図に２
けるレベルディテクタ（５）の回路図、第４図は第１図
、第２図、第３図の各信号、各ノードのタイミングチャ
ート図、第５図は従来の半導体装置に＆ける基板電圧発
生回路、レベルディテクタ及び基板電圧発生回路の停止
手段の回路図、第６図は第５図におけるレベルディテク
タ（財）の回路図、第７図は第５図におけるレベルディ
テクタ（５９）の回路図、第８図は第５図、第６図。 第７図における各信号、各ノードのタイミングチャート
図である。 図において、 １１）、 ＋５）、包→、 （５９）
ｔ／よレベルディテクタ、ｔ２＋ 、 ＋６） 、艶、
０９．乃、（至）、囚、（至）、万、θη■、 Ｃ３
３，Ｍ、 （（’８． ９１． ＠、 ＋４１］
、 αｚ、 Ｕ、 （５４）、 （５５）（６
６）、 （６７１，（７０）、 （７１１，（７２）、
（７３）、 （７４）、 （７８）。 （７９）、 （８０）、 （８１１，（８２）、 （
にう）、 （８４）、 （８８）、 （８９）。 （９０）はｎチャンネルトランジスタ、 （３）、 （
７１，■。 ■、■、（支）、Ｃ３ｆ１．咽、 （７５）、 （７
６）、 （７７）、 （あ）。 （８６）、 （８７）はｐチャンネルトランジスタ、＋
４） 、 （９） 。 ｃｏ）、 ０１）、 Ｑｓ６． Ｑａ、 ａ５． ａ、
Ｌ Ｈ，Ｍ、 ＠７）、 −、１ｍ。 （５１１，（５２）、 （６０）、 （６２）、 （
６３）、 （６４）はインノく一タ、（８）はＮ Ａ、
Ｎ Ｄゲート、０４．艶、 （６１）はＮ０ＩＩ−
ゲート、（１７）、 （５３）、 （６５）はキャパ
シタ、■、 （５６）はリングオシレータ、 ｃｚｌ
ｌ、 （５７）、 （６８） ＆よ増幅回路、■、
（５８）。 （６９）はチャージポンプ回路であるＯなお、図中、同
一符号は同一、又は相当部分を示す。
基板電圧発生回路、レベルディテクタ及び基板電圧発生
回路の停止手段の回路図、第２図は第１図におけるレベ
ルディテクタ（１）の回路図、第；３図Ｃま第１図に２
けるレベルディテクタ（５）の回路図、第４図は第１図
、第２図、第３図の各信号、各ノードのタイミングチャ
ート図、第５図は従来の半導体装置に＆ける基板電圧発
生回路、レベルディテクタ及び基板電圧発生回路の停止
手段の回路図、第６図は第５図におけるレベルディテク
タ（財）の回路図、第７図は第５図におけるレベルディ
テクタ（５９）の回路図、第８図は第５図、第６図。 第７図における各信号、各ノードのタイミングチャート
図である。 図において、 １１）、 ＋５）、包→、 （５９）
ｔ／よレベルディテクタ、ｔ２＋ 、 ＋６） 、艶、
０９．乃、（至）、囚、（至）、万、θη■、 Ｃ３
３，Ｍ、 （（’８． ９１． ＠、 ＋４１］
、 αｚ、 Ｕ、 （５４）、 （５５）（６
６）、 （６７１，（７０）、 （７１１，（７２）、
（７３）、 （７４）、 （７８）。 （７９）、 （８０）、 （８１１，（８２）、 （
にう）、 （８４）、 （８８）、 （８９）。 （９０）はｎチャンネルトランジスタ、 （３）、 （
７１，■。 ■、■、（支）、Ｃ３ｆ１．咽、 （７５）、 （７
６）、 （７７）、 （あ）。 （８６）、 （８７）はｐチャンネルトランジスタ、＋
４） 、 （９） 。 ｃｏ）、 ０１）、 Ｑｓ６． Ｑａ、 ａ５． ａ、
Ｌ Ｈ，Ｍ、 ＠７）、 −、１ｍ。 （５１１，（５２）、 （６０）、 （６２）、 （
６３）、 （６４）はインノく一タ、（８）はＮ Ａ、
Ｎ Ｄゲート、０４．艶、 （６１）はＮ０ＩＩ−
ゲート、（１７）、 （５３）、 （６５）はキャパ
シタ、■、 （５６）はリングオシレータ、 ｃｚｌ
ｌ、 （５７）、 （６８） ＆よ増幅回路、■、
（５８）。 （６９）はチャージポンプ回路であるＯなお、図中、同
一符号は同一、又は相当部分を示す。
Claims (1)
- 半導体基板に基板電圧を与える基板電圧発生回路と、
前記基板電圧を検出する２つのレベルディテクタと、前
記基板電圧が設定電圧値以下になると前記基板電圧発生
回路の動作を停止させる停止手段とを有するものにおい
て、基板電圧発生回路をリングオシレータ、増幅回路、
チャージポンプ回路で構成し、レベルディテクタをスタ
ンドバイ時と、アクティグ時で切り換えができるように
したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163210A JPH0453260A (ja) | 1990-06-20 | 1990-06-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163210A JPH0453260A (ja) | 1990-06-20 | 1990-06-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0453260A true JPH0453260A (ja) | 1992-02-20 |
Family
ID=15769388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2163210A Pending JPH0453260A (ja) | 1990-06-20 | 1990-06-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0453260A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08315574A (ja) * | 1995-04-26 | 1996-11-29 | Samsung Electron Co Ltd | 基板電圧発生回路 |
| US6373325B1 (en) | 1999-03-18 | 2002-04-16 | Kabushiki Kaisha Toshiba | Semiconductor device with a charge pumping circuit |
-
1990
- 1990-06-20 JP JP2163210A patent/JPH0453260A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08315574A (ja) * | 1995-04-26 | 1996-11-29 | Samsung Electron Co Ltd | 基板電圧発生回路 |
| US6373325B1 (en) | 1999-03-18 | 2002-04-16 | Kabushiki Kaisha Toshiba | Semiconductor device with a charge pumping circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236249B1 (en) | Power-on reset circuit for a high density integrated circuit | |
| JP2998944B2 (ja) | リングオシレータ | |
| US3889211A (en) | MOS field effect transistor crystal oscillator | |
| JPH0311034B2 (ja) | ||
| KR960025746A (ko) | 반도체 메모리장치의 전원승압회로 | |
| KR19980058192A (ko) | 반도체 메모리 소자의 기판 전압 발생 회로 | |
| KR0142967B1 (ko) | 반도체 메모리장치의 기판 전압 제어회로 | |
| KR100234389B1 (ko) | 전압 검출 회로 | |
| JPH0453260A (ja) | 半導体装置 | |
| JPS6331942B2 (ja) | ||
| JPH0691457B2 (ja) | 基板バイアス発生回路 | |
| JPH0426986A (ja) | 疑似スタティックｒａｍの制御回路 | |
| JPH0278090A (ja) | メモリ装置の供給電圧安定化回路 | |
| US5805519A (en) | Semiconductor memory device | |
| JP3224712B2 (ja) | 論理＆レベル変換回路及び半導体装置 | |
| JPS6284487A (ja) | 差動増幅器 | |
| KR950007445B1 (ko) | 반도체 메모리의 기준전압 발생기 | |
| JP2763253B2 (ja) | 制御パルス信号発生回路 | |
| KR0172787B1 (ko) | 컬럼 어드레스 스트로브 신호 입력 버퍼 장치 | |
| JPH06203577A (ja) | 半導体メモリ装置 | |
| JPH01276486A (ja) | 半導体記憶装置 | |
| JPS5951750B2 (ja) | 基板バイアス発生回路 | |
| JPH02192218A (ja) | Ｃｍｏｓ型集積回路 | |
| JPS5683885A (en) | Signal voltage detecting circuit | |
| JPH0511011A (ja) | 半導体装置 |