JPH0452834A - 電子計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、放射線被爆環境下かつ計算機の保守が各章
でない環境下１例えば人工衛星。

宇宙往還機、宇宙基地等に搭載される計算機に関するも
のである。

〔従来の技術〕

従来の電子計算機は大別して２つのタイプに分類される
。第３図は従来の電子計算機の第１のタイプである読み
書き可能メモリ主体の電子計算機の典型的構成を示す図
であり１図において（１）は中央処理装置（以降ＣＰＵ
と略）、（２）は読み出し専用メモリ（以降、ＲＯＭと
略す。）、（３）は読み書き可能メモリ（以降ＲＡＭと
略す）、（４）ババス（テータバス、アドレスバス。

及び制御バスから成る）、（５）はＲＢＭ及び一部ＲＯ
Ｍに収納された搭載プログラム、　（６１ｎＡＭ上のワ
ークエリア（スタックエリアを含む）。

（７）はＲＡＭ上のスペースエリアである。図には示し
ていないが、これ以外にＩ１０インタフェース、電源、
クロック、ＤＭＡコントローラ。

割）込み処理回路、セーフティ回路等が付加される場合
が多いが、ここでは本発明に直接関係しないので省略す
る。

第４図は従来の電子計算機の第２のタイプである読み出
し専用メモリ主体の電子計算機の典麗的構成を示す図で
あシ１図において（１）はＣＰＵ、（２）はＲＯＭ、（
３）はＲＡＭ、（４）はバス、（５）はＲＯＭに収納さ
れた搭載プログラム、（６）はＲＡＭ上のワークエリア
（スタックエリアを含む）。

（７）はＲＡＭ上のスペースエリアである。

次にこれらの電子計算機の動作を説明する。

ＲＯＭ　（２）またはＲＡＭ（３１に収納された搭載プ
ログラムはＣＰＵ（１）によりバス（４）を介して逐次
読み出され、解読、処理されて電子計算機に要求されて
いる入出力データ処理、制御計算、故障検知等の諸機能
を果たす。このとき、可変パラメータや一時データの収
納場所、スタック待避場所としてＲＡＭ上のワークエリ
ア（６）がＣＰＵ（１）の制御の下で適宜使用される。

〔発明が解決しようとする課題〕

従来の電子計算機の第１のタイプであるＲＡＭ主体の電
子計算機は地上局からのコマンドにによってＲＡ　Ｍ　
（３）上に収納された搭載プログラム（５）を軌道上に
おいて書き換えたシ、スペアエリア（７）を使って搭載
プログラム（５）にパッチを当てたりする。いわゆる軌
道上再プログラムが可能であった。従って、軌道上で不
具合等で搭載プログラム（５）を変更する場合に柔軟に
対処することが可能であった。その反面、現在宇宙用の
ＲＡＭとして使用されている半導体素子の多くが放射線
に対してする防備が弱く、軌道上においてビットステー
タスが反転する。いわゆるシングルイベントエラーをし
ばしば発生するという大きな欠点を有していた。そのた
め放射線のシールド対策が必要になるが２児全な防止は
不可能であるため、このタイプの電子計算機の多くはク
リティカルなプログラムやパラメータをよシ放射線に対
してする防備が高いＲＯＭに収納し、エラー発生時には
一時的にＲＯＭ上のプログラムを使用して安全な制御モ
ードに移行した上、ＲＡＭにプログラムを再ロードする
等の処置が施されていた。しかし、この間、−時的では
あるがミツシランを中断することが避けられなかった。

また、ＲＡＭにプログラムを保持しておくためにはＲＡ
Ｍへ電力供給を常に行う必要があり、電力供給の中断等
の障害時には障害回復後にＲＡＭにプログラムを再ロー
ドする必要が有り、上記同様の処置が施されていても一
時的ではあるがミツシランを中断することが避けられな
かった。

一方、第２のタイプであるＲＯＭ主体の電子計算機は、
ＲＯＭのビット反転に必要エネルギーレベルがＲＡＭに
比べて遥かに高いため放射線によるシングルイベントエ
ラーは問題にならず、この点で信頼性が高いのが％激で
ある。しかし、搭載プログラムがすべてＲＯＭに書かれ
ているため軌道上再プログラムは一般に不可能であシ、
軌道上での予期しない不具合の発生によるプログラムの
変更及び追加、ミッション要求の変更によるプログラム
の変更及び追加に対して柔軟に対応できないという欠点
があった。

また、地上においても実機試験における試験の効率化の
ためのプログラムの変更及び追加に対して柔軟に対応で
きないという欠点があった。

この発明は従来の電子計算機における上記の問題点を解
決するためになされたもので、従来のＲＯＭ主体の電子
計算機が有する放射線に対する高い信頼性と、ＲＡＭ主
体の電子計算機が有する軌道上再プログラム機能による
システムの柔軟性を併せ持ち、なおかつシステムの柔軟
性を得るために低下する信頼性を、ＲＡＭＫ置くパッチ
プログラムをそのサブルーチン単位で設定することによ
り、最小限で抑えることのできる電子計算機を得ること
を目的とする。

〔課題を解決するための手段〕

この発明に係る電子計算機は、ブレークポイントの搭載
プログラム上での設定位置をサブルーチンの先頭に限シ
、その設定位置をサブルーチンブレークポイントとし、
サブルーチンブレークポイントからＲＡＭに置いたパッ
チプログラムに飛ぶ為のブランチ先アドレスをＲＡＭに
書き込む機能を持ったブランチ先アドレス書込みプログ
ラムと、サブルーチンブレークポイントカラパッチプロ
グラムへのブランチの有ヤ無しを決定するブレークポイ
ントフラグをＰＡＭに書き込む機能を持ったブレークポ
イントフラグ書込みプログラムと、Ｖブルーチンブレー
クポイントからパッチプログラムへのブランチをせず、
かつそのサブルーチンの実行を制御するサブルーチン自
体の実行フラグをＲＡＭに書き込む機能を持ったサブル
ーチン実行フラグ書込みプログラムと、パッチプログラ
ムをＲＡＭに書き込む機能を持ったパッチプログラム書
込みプログラムと、サブルーチンコール命令の実行後、
上記サブルーチン実行フラグが不実行を示すときはその
サブルーチンを実行せず、またサブルーチン実行フラグ
が実行を示した場合のみ上記ブレークポイントフラグエ
リアにあるブレークポイントフラグを参照し、ブレーク
ポイントフラグがパッチプログラムへのブランチの実行
を示す時のみ上記ブランチ先アドレスエリアにあるブレ
ークポイントフラグに対応するブランチ先アドレスの値
をプログラムカクンタに設定するブランチ先制御プログ
ラムを含む搭載プログラムをＲＯＭ上に置き、またＲＡ
Ｍ上に上記ブランチ先アドレス書込みプログラムがブラ
ンチ先アドレスを書き込むためのブランチ先アドレスエ
リアと、上記ブレークポイントフラグ書込みプログラム
がブレークポイントフラグを書き込むためのブレークポ
イントフラグエリアと、上記サブルーチン実行フラグ書
込みプログがサブルーチン実行フラグを書き込むための
サブルーチン実行フラグエリアと、上記パッチプログラ
ム書込みプログラムがパッチプログラムを書き込むため
のパッチエリアを備えたものである。

〔作用〕

この発明に係る電子計算機は、すべての搭載プログラム
をＲＯＭに収納し、ブランチ先制御プログラムにより、
搭載プログラムのサブルーチンに対応するＲＡＭ上のパ
ッチプログラムを搭載プログラムのケブルーチン入シロ
位置よシ結合実行し、以て軌道上再プログラムを可能と
する。

〔実施例〕

以下、この発明の一実施例を第１図、第２図を用いて説
明する。

第１図はこの発明の電子計算機の構成図であｆｉ、ＲＯ
Ｍ（２１に収納された搭載プログラム（５）はバス（４
）を介して順次読み出されＯＰ　Ｕ　（１）で解読。

処理される。ＲＡ　Ｍ　（３１のワークエリア（６）は
、可変パラメータや中間データの収納場所、スタックエ
リア等としてＯＰ　Ｕ　（１）０制御下で使用される。

またスペースエリア（７）はパッチプログラム四の収納
にＯＰ　Ｕ　（１）の制御下で使用される。

搭載プログラム（５）は通常の実行では、パッチプログ
ラム書込みプログラムυ、ブランチ先アドレス書込みプ
ログラムａ１．ブレークポイントフラグ書込みプログラ
ムＩ、及びサブルーチン実行フラグ書込みプログラム（
至）の実行は行わずアプリケーションプログラム（至）
の実行のみを行う。

地上局の再プログラム書込み要求コマンド等により、パ
ッチプログラム書込みプログラムυとブランチ先アドレ
ス書込みプログラムａＯが実行され、パッチプログラム
書込みプログラムυに：よ＃）ｕＡＭ（３）のスペース
エリア（７１Ｋコマンド等により送られてきたパッチプ
ログラム（２）がロードされ、ブランチ先アドレス書込
みプログラムａ呻によ＃）１’ＬＡＭ（３）のブランチ
先アドレスエリア　（８）　Ｋパッチプログラム（２）
の先頭アドレスが書き込まれる。次に地上局の再プログ
ラム実行コマンド等により、ブレークポイントフラグ書
込みプログラム（ロ）が実行され、？ブルーチン実行フ
ラグエリア■にサブルーチン実行フラグが実行または不
実行として、かつブレークポイントフラグエリア（９）
Ｋブレークポイントフラグがオンまたはオフとして書き
込まれる。

アプリケーションプログラムの実行においてブランチ先
制御プログラム（財）はサブルーチンコール命令の読み
取り毎にサブルーチン実行フラグエリア（ロ）に書き込
まれているコールされたサブルーチン固有のサブルーチ
ン実行フラグを参照し、不実行であればそのサブルーチ
ンの実行を中止し、コールされた命令の次の命令へ実行
を移す。実行であれば、ブレークポイントフラグエリア
（９）Ｋ書き込まれているコールされたサブルーチン固
有のブレークポイントフラグを参照し、オンであれば、
コールされたサブルーチン固有のブランチ先アドレスを
プログラムカウンタに設定し、実行の流れをＲＡ　Ｍ　
＋３１上のパッチプログラム四に移す。また、オフであ
ればプログラムカウンタの値は変更せず、実行の流れは
ＲＯＭ　（２）に収納された搭載プログラム（５）のと
おりで変化はしない。

第２図はこの発明の電子計算機の処理の流れ図であシ１
本図を用いて詳細に説明する。

搭載プログラム（５）は、開始（至）後、再プログラム
書き込み要求の有り無しを判断（２）し、地上局の再プ
ログラム書込み要求コマンド等がある場合のみ、パッチ
プログラム書込みプログラムυとブランチ先アドレス書
込みプログラム顛が実行され、パッチプログラム書込み
プログラムυによ、９ＲＡＭ（３）のスペースエリア（
７）に地上局のコマンド等により送られてきたパッチプ
ログラム（２９ａ）　、　（２９Ｆ））　、・・・がロ
ードされ、ブランチ先アドレス書込みプログラムａ０に
よｆｉＲＡＭ（３）のブランチ先アドレスエリア（８）
に地上局のコマンド等により送られてきたパッチプログ
ラム（ｚｓａ）　、　（ｓｂ）、　　・・・の先頭アド
レスであるサブルーチンブレークポイントからのブラン
チ先アドレス（２８ａ）　、　（２８ｂ）　、・・・が
書き込まれる。次に再プログラム実行要求の有り無しを
判断（至）し、サブルーチン実行フラグ書き込みプログ
ラム（至）が実行され、地上局のコマンド等により、サ
ブルーチン実行フラグエリア＠にサブルーチン固有のサ
ブルーチン実行フラグ（３８ａ）（３８ｂ）　、・・・
が実行または不実行として書き込まれる。次に、ブレー
クポイントフラグ書込みプログラム■が実行され、地上
局のコマンド等により、ブレークポイントフラグエリア
（９）にサブルーチン固有のブレークポイントフラグ（
２７ａ）　、　（２７ｂ）　、・・・がオンまたはオフ
として書き込まれる。

アプリケーションプログラム（至）のサブルーチン１の
コール命令（ｉｓａ）が実行されるとプログラムカウン
タの値がワークエリア（６）のスタックエリア−にスタ
ックされる。そして処理はサブルーチンｌに移ヤ（矢印
３０）、ブランチ先制御プログラム（ロ）が呼ばれ（矢
印３１）、その処理が開始−される。

始めにブプルーチン実行フラグエリア（支）を参照シ、
コールされたサブルーチン固有のサブルーチン実行フラ
グ（３８ａ　）の実行／不実行を判断（２）する。

不実行の場合は直ちにサブルーチンリターン命令■を実
行する。これにより、サブルーチン１の処理が終了され
、サブルーチン１のコール命令の次の命令が実行される
（矢印３５）。ゆえにこのブランチ先制御プログラム（
ロ）の処理により、サブルーチン１の処理がパスされた
ことになる。

実行の場合は次のブレークポイントフラグの判断ロジッ
クへ移行する。

次に、ブレークポイントフラグエリア（９）を参照し、
コールされたサブルーチン固有のブレークポイントフラ
グ（２７ａ）のオンオフを判断−する。

オフの場合はプログラムカウンタの値は変更せず処理を
終了的し、サブルーチンの処理を続行しく矢印３２）、
サブルーチン内の次の命令（ｘｓｂ）が次に実行される
。そしてサブルーチン内の最後の命令であるサブルーチ
ンリターン命令（１３ｃ）の実行によりサブルーチンコ
ール命令（１３ａ）の次の命令（Ｘａｄ）へと処理は続
行される（矢印３５） オンの場合はブランチ先アドレスエリア（８）上のサブ
ルーチン固有のブランチ先アドレス（２Ｓａ）をプログ
ラムカウンタに設定（２）し、処理を終了いする。これ
により、処理の流れはＲＡ　Ｍ　（３）のスペースエリ
ア（７）にコマンド岬により送られてきたパッチプログ
ラム（２９ｍ）　、　（２９ｂ）、　　・・・の何れか
に移る（矢印３３）。本図の例では、サブルーチンコー
ル命令（１３ａ）でコールされたサブルーチン固有のフ
ランチ先アドレスがパッチプログラム（２９ａ）の先頭
アドレスを差していた場合である。プログラムカウンタ
が示すアドレスの命令はパッチプログラム（２９ｇ）の
先頭の命令であシ、その命令が次に読み取られる。よっ
てパッチプログラムの実行が可能である、そしてパッチ
プログラム（２９ｍ）の最後の命令をサブルーチンリタ
ーン命令とするととＫよシ、プログラムカウンタはワー
クエリア（７）のスタックエリア−にスタックされてい
た値＋２に変更され。

処理の流れはＲＯＭ（２）上のアプリケージ１ンプログ
ラムＯのサブルーチンコール命令（１３Ｊｌ）の次の命
令（ｘ３ｂ）へ移る（矢印３４）。

上記の流れをアプリケーションプログラム（至）のサブ
ルーチンコール命令の実行のサイクルとしてアプリケー
ションプログラム（至）のすべての命令を処理し終われ
ば搭載プログラム（５）の１サイクルの実行は終了（至
）する。

また、ブランチ先制御プログラム−は、？ブルーチンコ
ール命令（１３ｍ）　、　（１３ｂ）の実行後。

その次に実行されるアプリケーションプログラムの一部
である。ここで１本プログラムは頻繁にサブルーチンコ
ール毎に呼ばれることから。

ブランチ先制御プログラム（ロ）の全ロジックは。

ワイヤードロジックで作成されている従来のサブルーチ
ンコール命令のロジックに付加することにより実現され
る。これｋよシ、アプリケージ冒ンプログラ上の処理能
力はより向上されるブランチ先アドレス書込みプログラ
ム顛の実行によりブランチ先アドレスエリアに書き込ま
れるブランチ先アドレス（２８ａ）　、　（２８ｂ）、
　　・・・ｌｉ同Ｕアドレスデータを３ワード連続した
ものとなシ、同様にサブルーチン実行フラグ書き込みプ
ログラム（至）の実行によるＲ　Ａ　Ｍ　（３１のサブ
ルーチン実行フラグエリア（ロ）に書き込まれるサブル
ーチン実行フラグ（３８ａ）　、　（３８ｂ）　、・・
・本同じ実行／不実行フラグを３ワード連続した本のと
なり、同様にブレークポイントフラグ書き込みプログラ
ム０の実行によるＲ　Ａ　Ｍ　（３）のブレークポイン
トフラグエリア（９）に書き込まれるブレークポイント
フラグ（２７ｍ）　、　（２７ｂ）、　　−−・も同じ
オンオフフラグを３ワード連続したものとなる。そして
、ブランチ先制御プログラム（ロ）におけるサブルーチ
ン実行フラグ（３８ｍ）の実行／不実行判断凶の時のサ
ブルーチン実行フラグの参照、ブレークポイントフラグ
（２７ａ）Ｄオンオフ判断（２）の時のブレークポイン
トフラグの参照、及びその判断結果がオンの時のブラン
チ先アドレスの参照−は多数決判断によって行われる。

〔発明の効果〕

以上のように、この発明によってＲＯＭに搭載プログラ
ムを収納することによりングルイベントエラー及び電力
供給の中断に対する高い信頼性を得ることができ、また
、ブランチ先プログラムによ＃）ＲＯＭの搭載プログラ
ムのサブルーチンの入シロからＲＡＭのバッチプログラ
ムに実行（ＤＲれを変えることができることによＪＲＡ
Ｍのパッチプログラムを必要な機能単位で容易に構築で
き、よって信頼性の最小限の低下を伴うのみで再プログ
ラムが可能と々シ、ミッシ曹ン要求の変更によるプログ
ラムの変更等の、システムに対する高い柔軟性を得るこ
とができるという効果がある。また、Ｖブルーチンを実
行させないこともフラグを制御することにより容易に可
能なことから地上での実根試験での不具合解析等を効率
的に行うことができるという効果がある。

また、複雑になるブランチ光制御プロゲラ五をワイヤー
ドロジックで作成された一つの命令とすることにより、
その実行時の処理性能の向上、及びアプリケ−７１ンプ
ログラムの作成能率と信頼性の向上という効果がある。

さらＫＲＡＭのブランチ先アドレスエリア。

ブレークポイントフラグエリア、及びサブルーチン実行
フラグエリアを三重系にすることとその読み取りを多数
判決判断にするととＫよシ。

これらのエリアのシングルイベントエラーによるアドレ
ス、フラグの誤解釈を無くすことが可能となシワシステ
ムのシングルイベントエラーに対する信頼性を更に増す
ことができるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による電子計算機を示す構
成図、第２図はこの発明の一実施例による電子計算機の
動作の詳細を示す流れ図。 第３図は往来のＲＡＭ主体の電子計算機の構成図、第４
図は往来のＲＯＭ主体の電子計算機の構成図である。 図においテ、　（１）はＣＰＵ、（２）はＲＯＭ、＋３
１はＲＡＭ、（４１はバス、（５）は搭載プログラム、
（６）はワークエリ乙（７）はスペースエリア、　（８
１ｔｉ７’ランチ先アドレスエリア、（９）はブレーク
ポイントフラグエリア、＠はサブルーチン実行フラグエ
リア、禰はスタックエリ乙ａＩはブランチ先アドレス書
き込みプログラム、■はブレークポイントフラグ書き込
みプログラム、（２）はバッチプログラム書き込みプロ
グラム、ｏｌけサブルーチン実行フラグ書き込みプログ
ラム、ａ３はアプリケージ曹ンプログラム、ｏ４はブラ
ンチ先制御プログラム、＠はパッチプログラムである。 なお図中間−又は相当部分には同一符号を付して示しで
ある。

Claims (1)

1. 【特許請求の範囲】 （１）処理の制御をする中央処理装置と、データの読み
   出し専用メモリと、データの読み書き可能メモリによっ
   て構成される電子計算機において、上記データの読み出
   し専用メモリの中に、上記データの読み書き可能メモリ
   にパッチプログラムを書き込むプログラムを書き込むこ
   とのできる第一のエリアと、上記データの読み書き可能
   メモリにブレークポイントサブルーチンからのブランチ
   先アドレスを書き込むプログラムを書き込むことのでき
   る第二のエリアと、上記データの読み書き可能メモリに
   ブレークポイントサブルーチンのブランチの有り無しを
   制御するブレークポイントフラグを書き込むプログラム
   を書き込むことのできる第三のエリアと、上記データの
   読み書き可能メモリにブレークポイントサブルーチン自
   体の実行の有を無しを制御する実行フラグを書き込むプ
   ログラムを書き込むことのできる第四のエリアと、サブ
   ルーチンコールの際に上記データの読み書き可能メモリ
   上のサブルーチン自体の実行フラグを参照し実行もしく
   は不実行を制御し、かつ上記データの読み書き可能メモ
   リ上のブレークポイントフラグを参照しブレークポイン
   トサブルーチンからのブランチ先を制御するプログラム
   を書き込むことのできる第五のエリアとを有し、また、
   上記データの読み書き可能メモリの中に、上記ブランチ
   先アドレスを書き込むための第一のエリアと、上記サブ
   ルーチンの実行フラグを書き込むための第二のエリアと
   、上記ブレークポイントフラグを書き込むための第三の
   エリアと、パッチプログラムを書き込むための第四のエ
   リアとを有する電子計算機（２）上記サブルーチンコー
   ルの際に上記データの読み書き可能メモリ上のサブルー
   チン自体の実行フラグを参照し実行もしくは不実行を制
   御し、かつ上記データの読み書き可能メモリ上のブレー
   クポイントフラグを参照しブレークポイントサブルーチ
   ンからのブランチ先を制御するプログラムを、ワイヤー
   ドロジックで作成された命令セットのひとつのサブルー
   チンコール命令として有する請求項（１）記載の電子計
   算機。 （３）上記データの読み出し専用メモリの中に、上記デ
   ータの読み書き可能メモリに上記ブランチ先アドレスを
   三重糸として書き込むプログラムを書き込むことのでき
   る第一のエリアと、上記ブレークポイントフラグを三重
   糸として書き込むプログラムを書き込むことのできる第
   二のエリアと、上記サブルーチン自体の実行フラグを三
   重糸として書き込むプログラムを書き込むことのできる
   第三のエリアと、上記読み書き可能メモリから引用する
   データを三つのメモリのデータの多数決判断により決定
   するプログラムを書き込むことのできる第三のエリアを
   有し、また、上記データの読み書き可能メモリの中に、
   上記ブランチ先アドレスのメモリを三重糸として書き込
   むための第一のエリアと、上記ブレークポイントフラグ
   のメモリを三重糸として書き込むための第二のエリアと
   、上記サブルーチン自体の実行フラグを三重糸として書
   き込むための第三のエリアを有する請求項（１）項記載
   の電子計算機。