JPH02194434A - 電子計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、放射線被爆環境下かつ計算機の保守が容易
でない環境下１例えば人工衛星、宇宙往還機、宇宙基地
等に搭載される計算機に関するものである。

〔従来の技術〕

従来の電子計算機は大別して２つのタイプに分類される
。第３図は従来の電子計算機の第１のタイプである読み
書き可能メモリ主体の電子計算機の典型的摘取を示す図
であ９１図において＋１１は中央処理装置（以４　、　
ＣＰ　Ｕと略）、＋２１は読み出し専用メモリ（以降、
ＲＯＭと略、）、＋３）は読み書き可能メモリ（以降、
ＲＡＭと略）、（４）はバス（データバス、アドレスバ
ス、及び制御バスから成る）。

（５）はＲＡＭ及び一部ＲＯＭに収納された搭載プログ
ラム、（６）はＲＡＭ上のワークエリア（スタックエリ
アを含む）、（７１はＲＡＭ上のスペースエリアである
。図には示していないが、これ以外にＩ　１０インタフ
エース、電源、クロック、ＤＭＡコントローラ、割夛込
み処理回路、セーフティ回路等が付加される場合が多い
が、ここでは本発明に直接関係しないので省略する。

第４図は従来の電子計算機の第２のタイプである読み出
し専用メモリ主体の電子計算機の典型的構成を示す図で
あり１図において口）はｃｐｏ、（２１はｕｏＭ、１３
１はＲＡＭ、＋４１はバス、（５）はＲＯＭに収納され
た搭載プログラム、（６）はＲＡＭ上のワークエリア（
スタックエリアを含む）、（７１はＲＡＭ上のスペース
エリアである。

次にこれらの電子計３１機の動作を説明する。

ＲＯＭ　＋３１またはＲＡ　Ｍ　＋３）に収納された搭
載プログラムはＣＰＵ（１）によシバス（４）ヲ介して
逐次読み出され、解読、処理されて電子計算機に要求さ
れている入出力データ処理、制御計算、故障検知等の諸
機能を果たす。このとき、可変パラメータや一時データ
の収納場所、スタック待避場所としてＲＡＭ上のワーク
エリア（６）がＣＰＵ（１）の制御の下で適宜使用され
る。

〔発明が解決しようとする課題〕

従来の電子計算機の第１のタイプであるＲＡＭ主体の電
子＃［３！機は地上局からのコマンドによってＲＡＭ上
に収納された搭載プログラムを軌道上においてＶき換え
たシ、スペアエリアを使って搭載プログラムにバッチを
当てたシする。いわゆる軌道上再プログラムが可能であ
った。従って、軌道上で不具合等で搭載プログラムを変
更する場合に柔軟に対処することが可能であった。その
反面。

現在宇宙用のＲＡＭとして使用されている半導体素子の
多くが放射線に対してする防備が弱く、軌道上において
ビットステータスが反転する。いわゆるシングルイベン
トエラーをしはしは発生するという大きな欠点を有して
いた。そのため放射線のシールド対処が必要になるが、
完全な防止は不可能であるため、このタイプの電子１↑
算機の多くはクリティカルなプログラムやパラメータを
よシ放射線に対してする防備が高いＲＯＭに収納し。

エラー発生時には一時的にＲＯＭ上のプログラムを使用
して安全な制御モードに移行した上、ＲＡＭにプログラ
ムを再ロードする等の処置が施されていた。しかし、こ
の間、−時的ではあるがミッション全中断することが避
けられなかった。

一方、第２のタイプであるＲＯＭ主体の電子計算機は、
ＲＯＭのビット反転に必要エネルギーレベルがＲＡＭに
比べて遥かに高いため放射線によるシングルイベントエ
ラーは問題にならず、この点で信頼性が高いのが特徴で
ある。しかし、搭載プログラムがすべてＲＯＭに書かれ
ているため軌道上再プログラムは一般に不可能でアシ、
軌道上での予期しない不具合の発生等に対して柔軟に対
応できないとりう欠点がめった。

この発明は従来の電子ｒ！′Ｆ算機における上記の課題
を解決するためになされたもので、従来のＲＯＭ主体の
電子計算機が有する放射線に対する高い信稍性と、ＲＡ
Ｍ主体の電子計算機が有する軌道上再プログラム機能に
よるシステムの柔軟性を併せ持ち、なおかつシステムの
柔軟性余得るために低下する信頼性’ｉ、ＲＡＭに置く
バッチプログラムを純音に設定できることにより、最小
限に抑えることのできる篭子耐算機を得ること全目的と
する。

（課題を解決するための手段〕 この発明に係る電子ｉｓ機は、ブレークポイントの搭載
プログラム上での設定位置ケ示すブレークポイントアド
レスとブレークポイントからＲＡｙに置いたバッチプロ
グラムに飛ぶ為のブランチ先アドレスが各１ワードずつ
訂２ワードー組で複数組（１４成されたテーブルデータ
をＲＡ）Ｊに書き込む機能金持ったアドレステーブル作
成プログラムと、ブレークポイントからバッチプログラ
ムへのブランチの有り無し全決定するブレークボ・イン
ドフラグ全ＲＡＭに書き込む機能金持ったブレークポイ
ントフラグ書込みプログラムと、バンチプログラムｇＲ
ＡＭに書き込む機能を持ったバッチプログラム書込みプ
ログラムを含む搭載プログラムｔ−ＲＯＭ土に訂き、ｔ
たＲＡＭ上に上記アドレステーブル作成プログラムがア
ドレステーブル全作成するためのアト“レステーブルエ
リアと、上記ブレークポイントフラグ書込みプログラム
がブレークポイントフラグを書き込むためのブレークポ
イントフラグエリアと２上記バッチプログラム丼込みプ
ログラムカ５バツ千プログラムを１旙き込むためのバッ
チエリアを備え、プログラムカウンタで示す命令の実行
後、上記アドレステーブルにあるプレークポイントアド
レ、スとプログラムカウンタの値を比較し、同アドレス
であり、かつブレークポイントフラグがバッチプログラ
ムへのブランチの実行を示す時にのみアドレステーブル
にあるブレークポイントフラグに対応するブランチ先ア
ドレスの値をプログラムカウンタに設定するプログラム
カウンタ制御装置ケ哨えたものである。

〔作　用〕

この発明に係る１１１子討算１・奇は、ｒべての搭載プ
ログラム’ｉＲＯＭに収納し、プログラムカウンタ制ｆ
Ｉ装置によｔ）、ＲＡＭ上の一命令を単位とした必要最
小限のバッチプログラムを搭載プログラムの任意の位置
より結合実行し、以て中−道上再プログラムを可能とす
る。

〔実施例〕

以下、この発明の一実施例を第１図、第２図を用いてｍ
ｌ明する。

８！４１図はこの発明の電子ば１算機の構成図であり。

ＲＯＭ（２１に収納された搭載プログラム（５）はバス
（４１を介して＋Ｕ次読み出されＣＰ　ｔＪ　ｉｌｌで
解読、処理される。ただし、プログラムカウンタの制御
に対しては、　ＣＰ　Ｕ　ｉｌｌ内の制御部で処理され
る前に、バッチプログラムＱＩ）へのブランチに関する
処理についてのみ、プログラムカウンタ制御装置Ｑめで
処理される。ＲＡ　Ｍ　＋３）のワークエリア（６）は
、可変パラメータや中間データの収納場所、スタックエ
リア等としてＣＰυ１１」の制御下で使用される。また
スペースエリア（７）はバッチプログラム（至）の収納
にＣｐａｉｎの制御下で使用される。

搭載プログラム（５）は通常の実行では、バッチプログ
ラム書込みプログラムα２．アドレステーブル作成プロ
グラムＯｎとブレークポイントフラグ書込みプログラム
の実行は行わす、アプリケーションプログラム１１３の
実行のみを行う。

地上局の再プログラム書込み要求コマンド等により、バ
ッチプログラム書込みプログラムａ３とアドレステーブ
ル作成プログラムａ〔が実行され、バッチプログラム書
込みプログラムα２によ！ＴＲＡＭ＋３１のスペースエ
リア（７）にコマンド等により送られてきたバッチプロ
グラム（至）がロードされ、アドレステーブル作成プロ
グラム員によりＲＡ　）Ａ（３ｉのアドレステーブルエ
リア（８）Ｋ搭載プログラムカウンタに設定されるコマ
ンド等により送られてきたブレークポイントアドレスと
、バッチプログラム器の先頭アドレスを表わすブレーク
ポイントからのブランチ先アドレスが−１として瞥き込
まれる。次に地上局の再プログラム実行コマンド等によ
り、ブレークポイントフラグ書込みプログラムｌｌυが
実行され、ブレークポイントフラグエリア（９）にブレ
ークポイントフラグがオンとして書き込まれる。全プロ
グラムの実行において、プログラムカウンタ制御部［（
１４１Ｆ！、命令読み取りの１ステツプ毎にブロダラム
カウンタの値とアドレステーブルエリア（８）に書き込
まれているすべてのブレークポイントアドレスの値を比
較し、一致したものがあれば、読み取った命令の実行後
、その一致したブレークポイントアドレスと組をなすブ
ランチ先アドレスをプログラムカウンタに設定し、実行
の流れヲＲＡＭ（３）上のパッチプログラム（至）に移
す。また、すべてのブレークポイントアドレスの値が一
致しなければ、読み取った命令の実行後のプログラムカ
ウンタの値を次の命令読み取りアドレスとし、実行の流
れはＲＯＭ（２）に収納され次搭載プログラム（５）の
とおりで変化はしない。

第２図はこの発明の電子計算機の処理の流れ図でろシ２
本図全用いて詳細に説明する。

搭載プログラム（５）は、開始０８ｉ、再プログラム書
き込み要求の有り無しを判断ｉｆ！９Ｌ、地上局の再プ
ログラム書込み要・求コマンド等がある場合のみ。

パッチプログラム書込みプログラムａ３とアドレステー
ブル作成プログラム＋１１が実行され、パッチプログラ
ム書込みプログラム（［３によｐ　ＲＡ　Ｍ　ｆ３）の
スペースエリア（７）にコマンド等により送られてきた
パッチプログラム（２９ａ）　、　（２９ｂ）　、・・
・がロードされ、アドレステーブル作成プログラムａ１
によりＲｈ　Ｍ　（３）のアドレステーブルエリア（＋
３１に搭載プログラム（５）上に設定されるコマンド等
によシ送られてきたブレークポイントアドレス（２７ａ
）　、（２８ｂ）　。

・・・と、パッチプログラム（２９ａ）　、（２９ｂ）
　、・・・の先頭アドレスをそれぞれ表わすブレークポ
イントからのブランチ先アドレス（２８ａ）　、（２８
ｂ）　、・・・が−岨として（ａ組、ｂ組、・・・）書
き込まれる。次に再プログラム実行要求の有シ無しを判
断ａ０シ、地上局の再プログラム実行要求コマンド等が
ある場合のみ、ブレークポイントフラグ書込みプログラ
ムαυが実行され、ブレークポイントフラグエリア（９
）にブレークポイントフラグがオンとして書き込まれる
。

アプリケーションプログラムａ３の一命令（１５ａ）が
読み泡られると処理はプログラムカウンタ制御装置ａ４
に移シ（矢印３０）、その処理が開始■される。始めに
ブレークポイントフラグエリア（９）全参照し、ブレー
クポイントフラグのオンオフを判断ｃｌｌ、オフの場合
はＣＰ　ｔＪ　１１１に制御を移しく口）−命令（１３
すの解読と実行の後、プログラムカウンタはｃｐυｉｌ
＋の制御部が返してきた値のまま（ハ）。

処理全終了αりし、プログラムカウンタが示すアドレス
の雀令（１５ｂ）に処理は戻り（矢印３２〕、命令（１
３ｂ）が次に読み取られる。

ブレークポイントフラグのオンオフを判断Ｑυで。

オンの場合はアドレステーブルエリア（８）上のすべて
のブレークポイントアドレスについて■、プログラムカ
ウンタの値とブレークポイントアドレスが一致するかど
うか判断（至）される。処理のｊ＠序としては、′ｔす
プログラムカウンタの値とブレークポイントアドレス１
　（２７ａ）が比較され９次にプログラムカウンタの値
とブレークポイントアドレス２　（２７ｂ）が比較され
るといった形でアドレステーブルエリア（８）上のすべ
てのブレークポイントアドレスが順次比較される。この
比較ループ中に一致するアドレスがなかった場合は、そ
のプログラムカウンタが示すアドレスはブレークポイン
トではないと見なされ、　ＣＰ　Ｕ　ｆｌ＋に制御を移
しくト）−命令（１５ａ）の解読と実行の後、・プログ
ラムカウンタはＣＰＵｆｌｌの制御部が返してきた値の
まま（至）、処理を終了αηし、プログラムカウンタが
示すアドレスの命令（１３ｂ）に処理は戻り（矢印３２
〕、命令（１５ｂ）が次に読み取られる。

プログラムカウンタの値とブレークポイントアドレスが
一致するかどうか判断＠の比較ループ中に一致するアド
レスがあった場合は、そのプログラムカウンタが示すア
ドレスがブレークポイントの一つであると見なされ、Ｃ
ＰＵｆｌｌに制御を移しく至）−命令（１５ａ）の解読
と実行の後、プログラムカウンタの値を一致したブレー
クポイントアドレス（２７ａ）、もしくは（２８ｂ）　
、もしくは・・・と組をなすブランチ先アドレス（２８
ａ）　、もしくは（２８ｂ）。

もしくは・・・の値とし、処理を終了側する。これによ
シ、処理の流れはＨＡ　Ｍ　！３１のスペースエリア（
７）にコマンド等により送られてきたパッチプログラム
（２９ａ）　、（２９ｂ）　、　＝の何れかに移る（矢
印３３）。

本図の例では、一致したブレークポイントアドレスと組
をなすブランチ先アドレスがバンチプログラム（２９ａ
）の先頭アドレス金量していた場合である。プログラム
カウンタが示すアドレスの命令はバッチプログラム（，
２９ａ）の先頭の命令であシ、その命令が次に読み取ら
れる。よってバッチプログラムの実行が可能でおる。バ
ッチプログラムの実行中も一命令ごとに上記プログラム
カウンタ制御装置α乃の処理はＲＯ）ｔ　（２１上の搭
載プログラムの処理と同様に行われる。そしてバッチプ
ログラム（２９ａ）の最後の命令を搭載プログラム（５
）へのジャンプ命令とすることにより、処理の流れはＲ
ＯＭ（２）上の搭載プログラム（５）へ移る（矢印３４
）。本図の例では、バッチプログラム（２９ａ）の最後
の命令は、アプリケーションプログラムＱ３の一命令（
１３ご）へのジャンプ命令であル。

上記の処理の流れをアプリケーションプログラムα）の
−命令の実行のサイクルとしてアプリケーションプログ
ラムｌのすべての命令を処理し終われｔｆ搭載プログラ
ム（５）の１サイクルの実行は終了０する。

葦た。特許請求の範囲（２）における実施例としては、
上６ピ処理において、アドレステーブル作成プログラム
ａ１の実行によりＲＡ　Ｍ　＋３１のアドレステーブル
エリア（８）に書き込まれるブレークポイントアドレス
（２７ａ）　、（２７ｂ）、・・・とブランチ先アドレ
ス（２１３ａ）、（２８ｂ）　、−ＦｉｆＦｆＪじアド
レスデータを３ワード連続したものとなシ、同様にブレ
ークポイントフラグ書き込みプログラムａυの実行によ
ｐｐ、ｈｗ（３）のブレークポイントフラグエリア（９
）に誓き込まれるブレークポイントフラグも同じオンオ
フフラグ全３ワード連続したものとなる。そして、プロ
グラムカウンタ制御装置α（１）におけるブレークポイ
ントフラグのオンオフの判断Ｑυのブレークポイントフ
ラグの参照と、プログラムカウンタの値とフレークポイ
ントアドレスが一致するかどうかの判断ののブレークポ
イントアドレスの参照は多数決判断によって行われる。

〔発明の効果〕

以上のように、この発明によってＲＯＭに搭載プログラ
ム全収納することＫよシングルイベントエラーに対する
高い信頼性を得ることができ。

また、プログラムカウンタ制御装置によＪＲＯＭの搭載
プログラムの任意のアドレスからＲＡＭのバッチプログ
ラムに実行の流れ全細密に変えることができることから
ＲＡＭのバッチプログラムを必要最小限に抑えることが
可能となり、よって信頼性の最小限の低下を伴うのみで
再プログラムが可能となり、システムに対する高い柔軟
性を得ることができるという効果がある。

また、特許請求の範囲（２）においては、ＲＡＭのアド
レステーブルエリアとブレークポイントフラグエリアを
三重系にすることとその読み取りを多数決判断にするこ
とによシ、これらのエリアのシングルイベントエラーに
よるアドレス、フラグの誤解釈を無くすことが１ｌｉＴ
能となり、システムのシングルイベントエラーに対する
信頼性全史に増すことができるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による電子計算機全油す構
成図、第２図はこの発明の一実施例による電子ｉｔ算機
の動作の詳細上しめず流れ図、第３図は従来のＲＡＭ主
体の電子ｌ′ｔｘ機の構成図、第４図は従来のＲＯＭ主
体の電子計算機の構成図でおる。 図において、（１１はｃｐｏ、＋２１はＲＯＭ、＋３１
はＲＡＭ、（４１はバス、（５）は搭載プログラム、（
６）はワークエリア、（））はスペースエリア、（８）
はアドレステーブルエリア、１９）はブレークポイント
フラグエリア、α１はアドレステーブル省き込みプログ
ラム。 συはブレークポイントフラグ書き込みプログラム。 Ｑ３はバッチプログラム書き込みプログラム、ａ３はア
プリケーションプログラム、（１４はプログラムカウン
タ制御装置、翰はバッチプログラムである。 なお１図中同一あるいは相当部分には同−符号全村して
示しである。

Claims (2)

【特許請求の範囲】
1. （１）処理の制御をする中央処理装置と、プログラムカ
   ウンタとブレークポイントアドレスを比較しプログラム
   カウンタの値を決定するプログラムカウンタ制御装置と
   、データの読み出し専用メモリと、データの読み書き可
   能メモリによつて構成される電子計算機において上記デ
   ータの読み出し専用メモリの中に、上記データの読み書
   き可能メモリにパッチプログラムを書き込むプログラム
   を書き込むことのできる第一のエリアと、上記データの
   読み書き可能メモリにブレークポイントのアドレスとブ
   レークポイントからのブランチ先アドレスをテーブルと
   したアドレステーブルを書き込むプログラムを書き込む
   ことのできる第二のエリアと、上記データの読み書き可
   能メモリにブレークポイントでのブランチの有り無しを
   制御するブレークポイントフラグを書き込むプログラム
   を書き込むことのできる第三のエリアを有し、また、上
   記データの読み書き可能メモリの中に、上記アドレステ
   ーブルを書き込むための第一のエリアと、上記ブレーク
   ポイントフラグを書き込むための第二のエリアと、パッ
   チプログラムを書き込むための第三のエリアを有する電
   子計算機。
2. （２）上記データの読み出し専用メモリの中に、上記デ
   ータの読み書き可能メモリに上記アドレステーブルを三
   重系として書き込むプログラムを書き込むことのできる
   第一のエリアと、上記ブレークポイントフラグを三重系
   として書き込むプログラムを書き込むことのできる第二
   のエリアを有し、上記読み書き可能メモリの中に、上記
   アドレステーブルのメモリを三重系として書き込むため
   の第一のエリアと、上記ブレークポイントフラグのメモ
   リを三重系として書き込むための第二のエリアを有し、
   またそこから引用するデータを三つのメモリのデータの
   多数決判断により決定するロジック回路を上記プログラ
   ムカウンタ制御装置に有する特許請求の範囲第（１）項
   記載の電子計算機。