JPH0451517A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0451517A
JPH0451517A JP16030290A JP16030290A JPH0451517A JP H0451517 A JPH0451517 A JP H0451517A JP 16030290 A JP16030290 A JP 16030290A JP 16030290 A JP16030290 A JP 16030290A JP H0451517 A JPH0451517 A JP H0451517A
Authority
JP
Japan
Prior art keywords
substrate
film
barrier layer
diffusion barrier
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16030290A
Other languages
English (en)
Inventor
Kazuhiro Hoshino
和弘 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16030290A priority Critical patent/JPH0451517A/ja
Publication of JPH0451517A publication Critical patent/JPH0451517A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 半導体装置の製造方法に係り、特に、Si基板とアルミ
ニウム配線との間に介在させる拡散バリア層を該基板上
に形成する方法に関し、 拡散バリア屡の形成時に酸素が添加され、然もその際の
基板温度を高温にする必要がないようにすることを目的
とし、 拡散バリア層の形成をスパッタリング法によって行い、
そのターゲットを高融点金属にし、雰囲気を二酸化窒素
とアンモニアを含む混合ガスにするように構成する。
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に係り、特に、シリコ
ン基板とアルミニウム配線との間に介在させる拡散バリ
ア層を該基板上に形成する方法に関する。
上記拡散バリア層は、シリコン基板とアルミニウム配線
との間の反応を防止するためのものであり、高いバリア
性をもたせ且つシリコン基板に悪影響を及ぼさないよう
に形成することが望まれる。
〔従来の技術〕
半導体装置の高集積化に伴い、シリコン基板(Si基板
)上に配設されるアルミニウム配線の材料は、Al−5
iからエレクトロマイグレーシ5ン耐性の高いAl−C
uに移行しつつある。その場合、熱処理によって生ずる
AIと51の反応を防止するために上記拡散バリア層を
設けている。
現在量も多用されている上記拡散バリア層はTiNであ
り、通常は、ターゲットをTiにし雰囲気をArとN2
の混合ガスにしたスパッタリング法によって基板上に形
成され、基板のSiとオーミック接触をとるためのTi
層を介在させである。
ところで、このように形成された拡散バリア層は、十分
なバリア性が確保されていない。
一方、TiNの拡散バリア層は、酸素を添加することに
よりバリア性が向上することが知られている。これは、
TiNの結晶粒界にTi0,1が形成されてAlの拡散
通路を堰き止めるからである。
そして、上記酸素添加の簡便な方法として、本発明の出
願人は、上記雰囲気にOtを加えてスパッタリングする
ことを提案した(特願昭63−185005号)。
〔発明が解決しようとする課題] しかしながら上記提案の方法では、基板温度を600℃
程度に高める必要があるために、拡散バリア層の下に敷
かれたTi層が基板のSiと反応を起こして基板に変質
領域を生じさせる。
そこで、基板に形成され上記配線に接続される拡散層を
、半導体装置の高集積化・高速化などのために浅(した
場合には、その拡散層が上記変質領域により接合破壊を
起こす恐れがある。
このことから本発明は、半導体装置の製造方法に係り、
特に、31基板とアルミニウム配線との間に介在させる
拡散バリア層を該基板上に形成する方法に関し、拡散バ
リア屡の形成時に酸素が添加され、然もその際の基板温
度を高温にする必要がないようにすることを目的とする
〔課題を解決するための手段〕
上記目的を達成するために、本発明の製造方法は、拡散
バリア屡の形成をスパッタリング法によって行い、その
ターゲットを高融点金属にし、雰囲気を二酸化窒素(N
o、)とアンモニア(NH3)を含む混合ガスにするこ
とを特徴としている。
〔作 用〕
本発明は、先に述べた提案の方法における雰囲気中の反
応に寄与するガス(N、、OR)を、より反応性の高い
ガス(No、、NH,)に変えたものである。
これにより、基板温度が低くとも所望の拡散バリア層が
形成されるようになる。
即ち、ターゲットにする高融点金属を例えばTiにした
場合は、基板を加熱しない状態の下で、NH,がTiN
を形成し、No、がTiNの結晶粒界にTi0)1を形
成する。
〔実施例〕
以下本発明の実施例について第1図〜第3図を用いて説
明する。第1図は実施例の拡散バリア層形成を行うスパ
ッタリング装置の要部構成図、第2図は実施例の基板断
面図、第3図は実施例の一連の工程を行うための装置構
成図、である。
先ず第2図を参照して、この実施例は、n型拡散層2が
形成されその上にコンタクトホール4を有する5ift
膜3が設けられたp型Si基板1の上に、オーミック接
触のためのTi膜5.拡散バリア層となるTiN膜6.
配線用とするためのAl−Cu膜(Cu :2χ)7を
順次形成するものである。5ift膜3の厚さは700
0人、Titl!5の厚さは200人、TtN膜6の厚
さは1000人、Al−Cu膜7の厚さは7000人で
ある。
ここで、TiN膜6の形成は本発明に係るものであり、
Ti膜5及びAl−Cu膜7の形成は従来の条件で行う
この一連の工程は、第3図を参照して、Ti膜膜形形成
用スパッタリング装置20. TiN膜6膜成形成用パ
ッタリング装置10.  Al−Cu膜膜形形成用スパ
ッタリング装置F30が、ロードロック(予備排気室)
40を介して連結されたライン構成の装置を用いて連続
的に行う。
さて、本発明に係る拡散バリア屡の形成即ちTiN膜6
の形成を行うスパックリング装置1nlOは、DCマグ
ネトロンスパッタリング装置であり、第1図に示すよう
な構成をなしている。
同図において、11はチャンバ、12はターゲット、1
3は磁石、14はN Oを導入管、15はNH,導入管
、16はAr導入管、17は電源、18は真空排気系、
であり、Si基板1はTi膜膜形形成後ものである。
電源17は、チャンバ11とターゲット12との間にタ
ーゲット12を負側にした電力を印加する。
磁石13は、ターゲット12の背後に配置されて、その
磁界が上記電力印加により発生したプラズマをターゲッ
ト12の表面近傍に閉じ込める。
真空排気系18は、ガスの反応性が高いためケミカルタ
ーボポンプを用い、メカニカルブースターポンプ及び水
封ポンプを連結しである。チャンバ11内の圧力はチャ
ンバ11側に設けたコンダクタンスバルブで制御する。
TiN膜6の形成は、次の条件で行う。
ターゲット12:  純度5 N(99,999χ)の
T1No、の流量   :   5SCCMN Hsの
流量   :25SCC門 Ar   の流量   :   255CCMチャンバ
ll内の圧カニ  5磨丁orr電源17の印加電力 
:5Kw 基[1の加熱   :  なし 形成されたTiN膜6は、先に述べた提案の方法による
場合と同様にバリア性の高いことがn認され、然も、形
成時の基板1のSiに対するTi膜5の反応は、その痕
跡が殆ど認められなかった。
なお、実施例ではターゲット12をTiにしてバリア性
の高い拡散バリア層(TiN膜6)を形成したが、ター
ゲット12を他の高融点金属例えばタングステンやジル
コニウムなどにしても、TiN膜6と同様に、その金属
の窒化物からなり酸素が添加されたバリア性の高い拡散
バリア層を形成することができる。
〔発明の効果〕
以上説明したように本発明によれば、半導体装置の製造
方法に係り、特に、S+基板とアルミニウム配線との間
に介在さ廿る拡散バリア層を該基板上に形成する方法に
関し、拡散バリア層の形成時に酸素が添加され、然もそ
の際の基板温度を高温にする必要がないようにすること
ができて、基板に変質領域を殆ど生じさせることなくバ
リア性の高い拡散バリア層を形成することが可能となり
、半導体装置の信転性を向上させると共に、半導体装置
の高集積化・高速化などのために要請される基板の拡散
層の薄層化を可能にさせる効果がある。
【図面の簡単な説明】 第1図は実施例の拡散バリア層形成を行うスパッタリン
グ装置の要部構成図、 第2図は実施例の基板断面図、 第3図は実施例の一連の工程を行うための装置構成図、 である0図において、 1はSt基板、 2は拡散層、 3ばSin、膜、 4はコンタクトホール、 5はTi膜、 6はTiN膜、 7はAl−Cu膜、 10はTiN膜形成用のスパッタリング装置、11はチ
ャンバ、 12はターゲット、 13は磁石、 14はNO2導入管、 15はNH,導入管、 16はAr導入管、 17は電源、 18は真空排気系、 20はTi膜形成用のスパッタリング装置、30はAl
−Cu膜形成用のスパックリング装置、40はロードロ
ック、 である。 51基液 ロートロー/7 酬 1°51基板 3:5i02謄 21宸敗層 斗、コンタクトホーIV r枡例/)基板峙北口 策 2 ロ

Claims (1)

  1. 【特許請求の範囲】  半導体装置におけるシリコン基板とアルミニウム配線
    との間に介在させる拡散バリア層を該基板上に形成する
    に際して、 その形成は、スパッタリング法によって行い、そのター
    ゲットを高融点金属にし、雰囲気を二酸化窒素とアンモ
    ニアを含む混合ガスにすることを特徴とする半導体装置
    の製造方法。
JP16030290A 1990-06-19 1990-06-19 半導体装置の製造方法 Pending JPH0451517A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16030290A JPH0451517A (ja) 1990-06-19 1990-06-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16030290A JPH0451517A (ja) 1990-06-19 1990-06-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0451517A true JPH0451517A (ja) 1992-02-20

Family

ID=15712027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16030290A Pending JPH0451517A (ja) 1990-06-19 1990-06-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0451517A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365514B1 (en) * 1997-12-23 2002-04-02 Intel Corporation Two chamber metal reflow process
US7897972B2 (en) 1992-12-09 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897972B2 (en) 1992-12-09 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US8294152B2 (en) 1992-12-09 2012-10-23 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit including pixel electrode comprising conductive film
US6365514B1 (en) * 1997-12-23 2002-04-02 Intel Corporation Two chamber metal reflow process

Similar Documents

Publication Publication Date Title
EP0377137B1 (en) Method for selective deposition of refractory metals on silicon substrates
JPS6278816A (ja) シリコン基板上に金属を選択的に付着する方法
JPH04259242A (ja) 半導体装置の製造方法
US5202287A (en) Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
JPH0451517A (ja) 半導体装置の製造方法
JPH06204170A (ja) 半導体装置およびその製造方法
JPH04267359A (ja) 配線形成方法
JPH03147328A (ja) 半導体装置の製造方法
US5885898A (en) Method for forming diffusion barrier layer
JPH0653165A (ja) メタルプラグの形成方法
JP3109091B2 (ja) 半導体装置の製造方法
JP3127494B2 (ja) 半導体装置の電極形成方法
JPH08162531A (ja) 配線形成方法
JPS61224435A (ja) 半導体装置
JPH04196122A (ja) 半導体装置の製造方法
JPS6384154A (ja) 半導体装置の製造方法
JPH02235372A (ja) 半導体装置とその製造方法
JPH05160068A (ja) 半導体装置の製造方法
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法
JPH05308057A (ja) 半導体装置の製造方法
JP3123494B2 (ja) 半導体装置及びその製造方法
TW573030B (en) Method for preventing abnormal tungsten silicide oxidation
JP3184042B2 (ja) 半導体装置の製造方法
JPH02162723A (ja) 半導体構造物の製造法
JPH07122744A (ja) 金属シリサイド配線層を有するmos型半導体装置の製造方法