JPH0451487Y2 - - Google Patents

Info

Publication number
JPH0451487Y2
JPH0451487Y2 JP13702487U JP13702487U JPH0451487Y2 JP H0451487 Y2 JPH0451487 Y2 JP H0451487Y2 JP 13702487 U JP13702487 U JP 13702487U JP 13702487 U JP13702487 U JP 13702487U JP H0451487 Y2 JPH0451487 Y2 JP H0451487Y2
Authority
JP
Japan
Prior art keywords
lead
bonding
die pad
leads
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13702487U
Other languages
Japanese (ja)
Other versions
JPS6441149U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13702487U priority Critical patent/JPH0451487Y2/ja
Publication of JPS6441149U publication Critical patent/JPS6441149U/ja
Application granted granted Critical
Publication of JPH0451487Y2 publication Critical patent/JPH0451487Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はリードフレームに係り、特にシングル
インライン型(SIP型)のリードフレームの構造
に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a lead frame, and particularly to the structure of a single in-line type (SIP type) lead frame.

〔従来技術およびその問題点〕[Prior art and its problems]

リードフレームは、リードがダイパツドの片側
に1列に配列されたシングルライン型と、2列に
配列されたデユアルインライン型(DIP)とに大
別される。
Lead frames are broadly divided into single-line types in which the leads are arranged in one row on one side of the die pad, and dual-in-line types (DIP) in which the leads are arranged in two rows.

これらのうち、SIP型のリードフレームは、第
4図に示す如く、例えば、素子搭載用のダイパツ
ド1の3辺をとり囲むように9本のインナーリー
ド2が配置されており、実装に際しては、半導体
素子(チツプ)3をダイパツド1上に載置し、半
導体素子3のボンデイングパツドB1〜B9とイ
ンナーリード2の先端とを夫々ボンデイングワイ
ヤ4によつて接続し、樹脂パツケージ(図示せ
ず)でモールドするという方法がとられる。
Among these, the SIP type lead frame has, for example, nine inner leads 2 arranged so as to surround three sides of a die pad 1 for mounting an element, as shown in FIG. A semiconductor element (chip) 3 is placed on the die pad 1, and the bonding pads B1 to B9 of the semiconductor element 3 and the tips of the inner leads 2 are connected by bonding wires 4, respectively, and a resin package (not shown) is attached. The method used is to mold it with

ところで通常、半導体チツプ上のボンデイング
パツドの配列が第2図aに示す如く、各インナー
リードの配列順序と一致している場合は、第4図
の如く問題はない。しかし、第2図bに示す如
く、ボンデイングパツドの配列がインナーリード
の配列に対して1つづつずれているような場合、
ピン番号を変えないようにするには第5図の如
く、インナーリードの先端を半導体素子上を通し
て最も遠い位置にあるボンデイングパツドB9と
結線しなければならないことになる。このため、
ボンデイングワイヤを長くしなければならない。
そこで、パツドタツチや他のワイヤとの短絡の危
険性が高く、信頼性が低下するという問題があつ
た。
By the way, normally, if the arrangement of bonding pads on a semiconductor chip matches the arrangement order of each inner lead as shown in FIG. 2a, there is no problem as shown in FIG. 4. However, as shown in Figure 2b, if the bonding pad arrangement is shifted one by one from the inner lead arrangement,
In order to avoid changing the pin number, the tip of the inner lead must pass over the semiconductor element and be connected to the bonding pad B9 located at the farthest position, as shown in FIG. For this reason,
The bonding wire must be made longer.
Therefore, there was a problem that there was a high risk of short-circuiting with pad-touching or other wires, resulting in a decrease in reliability.

本考案は、前記実情に鑑みてなされたもので、
チツプのボンデイングパツドの配列が異なる場合
にも、ピン番号を変えることなく、信頼性の高い
半導体装置を形成することのできるリードフレー
ムを提供することを目的とする。
This invention was made in view of the above-mentioned circumstances,
It is an object of the present invention to provide a lead frame capable of forming a highly reliable semiconductor device without changing the pin number even when the arrangement of bonding pads of a chip is different.

〔問題点を解決するための手段〕[Means for solving problems]

そこで本考案では、半導体素子を搭載するダイ
パツドの少なくとも1辺を除く他の辺のまわりに
インナーリードの先端がくるように配列されると
共に、インナーリードから伸長するアウターリー
ドが一列に配列せしめられてなるシングルインナ
ライン型のリードフレームにおいて、前記ダイパ
ツドの前記1辺の近傍でこの辺に沿つて伸長する
幅広部すなわりパツドを有するサブリードを具備
せしめるようにしている。
Therefore, in the present invention, the tips of the inner leads are arranged around at least one side of the die pad on which the semiconductor element is mounted, and the outer leads extending from the inner leads are arranged in a line. The single inner line type lead frame is provided with a sub-lead having a wide portion, or a pad, extending along the one side of the die pad near the side.

〔作用〕[Effect]

上記構成により、ボンデイング箇所が遠い場合
にも、一旦、インナーリードの一端とサブリード
の一端とをボンデイングし、更に、サブリードの
他端と、半導体素子のボンデイングパツドとをボ
ンデイングするようにすれば、ボンデイングワイ
ヤを長くすることなく接続することができるた
め、ボンデイングワイヤの短絡等による信頼性の
低下を招くこともない。
With the above configuration, even if the bonding location is far away, once one end of the inner lead and one end of the sub lead are bonded, and then the other end of the sub lead is bonded to the bonding pad of the semiconductor element. Since the bonding wire can be connected without increasing its length, reliability does not deteriorate due to a short circuit of the bonding wire.

〔実施例〕〔Example〕

以下、本考案の実施例について、図面を参照し
つつ詳細に説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は、本考案実施例のリードフレームを示
す図である。
FIG. 1 is a diagram showing a lead frame according to an embodiment of the present invention.

このリードフレームは、枠体11a,11bか
ら夫々伸長するサポートバー12a,12bによ
つて支持せしめられた四角形のダイパツド13
と、このダイパツドの3辺の近傍に先端がくるよ
うに配列せしめられた第1〜第9のインナーリー
ドI1〜I9と、これら第1〜第9のインナーリ
ードから夫々伸長する第1〜第9のアウターリー
ドU1〜U9と、これらを支持するダイバー14
とダイパツドのアウターリードU1〜U9の配列
方向と対向する1辺に沿つて伸長せしめられたサ
ブリード15とから構成されたものを1単位とす
る、多数単位の連結体からなるものである。
This lead frame consists of a rectangular die pad 13 supported by support bars 12a and 12b extending from frames 11a and 11b, respectively.
, first to ninth inner leads I1 to I9 arranged so that their tips are located near three sides of the die pad, and first to ninth inner leads extending from these first to ninth inner leads, respectively. outer leads U1 to U9 and the diver 14 that supports them.
and a sub-lead 15 extending along one side opposite to the arrangement direction of the outer leads U1 to U9 of the die pad.

ここでVは応力緩和用の溝である。 Here, V is a groove for stress relaxation.

このリードフレームに、第2図bに示す如くボ
ンデイングパツドB1〜B9の配列が1つづつず
れて形成された半導体素子16′を実装するに際
しては、第3図に示す如くサブリード15を介し
た結線がなされる。
When mounting a semiconductor element 16' in which the bonding pads B1 to B9 are arranged one by one as shown in FIG. Connections are made.

すなわち、順次第1のインナーリードI1と第
1のボンデイングパツドB1、第のインナーリー
ドI1と第2のボンデイングパツドB2、…とい
うふうにボンデイングワイヤWで接続すると共
に、第9のインナーリードI9とサブリード15
の一端をボンデイングワイヤWで接続する共に、
該サブリード15の他端と第9のボンデイングパ
ツドB9とをボンデイングワイヤWで接続する。
That is, the first inner lead I1 and the first bonding pad B1, the second inner lead I1 and the second bonding pad B2, and so on are connected by the bonding wire W, and the ninth inner lead I9 is connected in this order. and sub lead 15
Connect one end with bonding wire W, and
The other end of the sub-lead 15 and the ninth bonding pad B9 are connected by a bonding wire W.

そして、パツケージラインPLまで、樹脂パツ
ケージ(図示せず)がくるようにモールドした
後、枠体、ダイバー等を切除し、アウターリード
を成型し、完成する。このようにして形成された
半導体装置では、ボンデイングパツドとインナー
リードとの距離が遠いものがあるにもかかわら
ず、サブリードの使用によりボンデイングワイヤ
を極めて短くすると共に、ダイパツドと交差する
ことのないようにすることができるため、短絡の
おそれもなく、信頼性の高いものとなる。
Then, after molding so that a resin package (not shown) comes up to the package line PL, the frame body, diver, etc. are cut out, and the outer lead is molded to complete the process. In semiconductor devices formed in this way, although the distance between the bonding pad and the inner lead may be long, the use of sub-leads makes the bonding wire extremely short and prevents it from intersecting the die pad. Therefore, there is no risk of short circuit and the reliability is high.

なお、サブリードの形状については、実施例に
限定されることなく適宜変形可能である。
Note that the shape of the sub-lead is not limited to the embodiment and can be modified as appropriate.

また、このサブリードは、第2図aに示すよう
に、ボンデイングパツドB1〜B9が順に並んで
いるような半導体素子16を実装する際には、使
用しないで、そのままにしておいても何ら支障は
ない。
Furthermore, as shown in FIG. 2a, when mounting a semiconductor element 16 in which bonding pads B1 to B9 are lined up in order, this sub-lead may be left unused without any problem. There isn't.

〔考案の効果〕[Effect of idea]

以上説明してきたように、本考案によれば、シ
ングルライン型のリードフレームにおいて、ダイ
パツドのインナーリード先端が接近しない一辺に
沿つて伸長するサブリードを配設せしめているた
め、搭載すべき半導体素子のボンデイングパツド
の配列がインナーリードの配列と異なる場合にボ
ンデイングワイヤ同志をダイパツド上で交差しな
ければならないようなときにも、サブリードを介
してインナーリードとボンデイングパツドとを接
続すれば短絡を生じたりすることなく、半導体装
置の高い信頼性を維持することができる。
As explained above, according to the present invention, in a single-line lead frame, the sub-leads extending along one side where the inner lead tips of the die pad do not approach are arranged, so that the semiconductor elements to be mounted are Even when the bonding pad arrangement is different from the inner lead arrangement and the bonding wires must cross each other on the die pad, connecting the inner lead and bonding pad via the sub-lead will prevent a short circuit. High reliability of the semiconductor device can be maintained without any damage.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本考案実施例のリードフレームを示
す図、第2図aおよび第2図bは、半導体素子上
のボンデイングパツドの配列状態を示す図、第3
図は、第1図のリードフレームを用いた半導体素
子の実装状態を示す図、第4図は、従来のシング
ルライン型のリードフレームを用いた半導体素子
の実装例を示す図(ボンデイングパツドがインナ
ーリードの配列に一致)、第5図は同リードフレ
ームを用いた半導体素子の実装例を(ボンデイン
グパツドがインナーリードの配列と不一致)示す
図である。 1……ダイパツド、2……インナーリード、3
……半導体素子、4……ボンデイングワイヤ、B
1〜B9……(素子上の)ボンデイングパツド、
11a,11b……枠体、12a,12b……サ
ポートバー、13……ダイパツド、W……ボンデ
イングワイヤ、I1〜I9……インナーリード、
U1〜U9……アウターリード、14……タイバ
ー、15……サブリード、PL……パツケージラ
イン、16,16′……半導体素子。
FIG. 1 is a diagram showing a lead frame according to an embodiment of the present invention, FIGS. 2a and 2b are diagrams showing the arrangement of bonding pads on a semiconductor element, and FIG.
The figure shows a mounting state of a semiconductor element using the lead frame of Fig. 1, and Fig. 4 shows an example of mounting a semiconductor element using a conventional single-line lead frame (the bonding pad is FIG. 5 is a diagram showing an example of mounting a semiconductor element using the same lead frame (the bonding pads do not match the arrangement of the inner leads). 1...Die pad, 2...Inner lead, 3
...Semiconductor element, 4...Bonding wire, B
1 to B9...bonding pads (on the element),
11a, 11b...frame body, 12a, 12b...support bar, 13...die pad, W...bonding wire, I1-I9...inner lead,
U1 to U9...Outer lead, 14...Tie bar, 15...Sub lead, PL...Package line, 16, 16'...Semiconductor element.

Claims (1)

【実用新案登録請求の範囲】 半導体素子を搭載するダイパツドの少なくとも
1辺を除く他の辺のまわりにインナーリードの先
端がくるように配列されると共に、インナーリー
ドから伸長するアウターリードが一列に配列せし
められてなるシングルインナライン型のリードフ
レームにおいて、 前記ダイパツドの前記1辺の近傍でこの辺に沿
つて伸長する幅広部を供えたサブリードを具備し
たことを特徴とするリードフレーム。
[Claims for Utility Model Registration] The tips of the inner leads are arranged around at least one side of the die pad on which the semiconductor element is mounted, and the outer leads extending from the inner leads are arranged in a line. What is claimed is: 1. A single inner line type lead frame comprising: a sub-lead provided with a wide portion near the one side of the die pad and extending along the side;
JP13702487U 1987-09-08 1987-09-08 Expired JPH0451487Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13702487U JPH0451487Y2 (en) 1987-09-08 1987-09-08

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13702487U JPH0451487Y2 (en) 1987-09-08 1987-09-08

Publications (2)

Publication Number Publication Date
JPS6441149U JPS6441149U (en) 1989-03-13
JPH0451487Y2 true JPH0451487Y2 (en) 1992-12-03

Family

ID=31398079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13702487U Expired JPH0451487Y2 (en) 1987-09-08 1987-09-08

Country Status (1)

Country Link
JP (1) JPH0451487Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package

Also Published As

Publication number Publication date
JPS6441149U (en) 1989-03-13

Similar Documents

Publication Publication Date Title
JPH0451487Y2 (en)
JPS6238863B2 (en)
US6541856B2 (en) Thermally enhanced high density semiconductor package
JPS62200749A (en) Lead frame
JP2539611B2 (en) Method for manufacturing semiconductor device
JPS59175145A (en) Lead frame
JPH0233961A (en) Lead frame
JP2520527Y2 (en) Lead frame
JPS6248375B2 (en)
JPS642440Y2 (en)
JPH0546280Y2 (en)
KR0156335B1 (en) A semiconductor chip package using a tie bar
JPS6050347B2 (en) Single inline lead frame for semiconductor devices
JPH01315149A (en) Manufacture of semiconductor device
JPS6244531Y2 (en)
JPS61269349A (en) Lead frame
JPS5833861A (en) Lead frame for semiconductor
JPS63272062A (en) Lead frame
JPS62128550A (en) Lead frame for semiconductor device
JPH01128440A (en) Resin-sealed semiconductor device
JPS61150255A (en) Semiconductor device and manufacture thereof
JPH031551A (en) Resin-sealed semiconductor device
JPH01187845A (en) Semiconductor device
JPS61194859A (en) Lead frame
JPS6042852A (en) Lead frame