JPH04505529A - ディジタル情報のアナログ伝送ないしアナログ記録方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ディジタル情報のアナログ伝送ないしアナログ記録方法 説明 本発明は、請求項１の上位概念に記載されている方法およびこの方法を実施する ための装置に関する。

伝送区間において各信号は多数の障害を受ける．この障害は送信側で形成された 元の純粋な信号のひずみを引き起こす。その際、障害源は一部では装置自体にあ る。すなわち、伝送帯域の制限、選択フィルタの位相特性経過の非線型性および 復調器特性の非線型性による。しかし大部分のこの障害は外部の影響による．例 えば、しばしば生じる過度に低い受信信号レベルでの外部不要輻射によるもので ある。この場合、ノイズが有用信号に加算され、信号の輪郭が不鮮明になり、信 号が完全に分解できなくなる。

ディジタル伝送またはディジタル記録の利点は一般的に、２道情報を有する信号 だけを伝送する伝送装置に対する要求が、その直線性に関し、アナログ信号、例 えば高品質の音楽を伝送する伝送装置に対する要求よりも格段に低いことである 。別の利点は、ノイズやその他の帯域内障害が、それらがディジタル閾値に達す るまでは無視されることである。

これに対して占有帯域幅の大きいことが従来の欠点であった。帯域幅が大きいた めノイズ帯域や帯域内障害の確率が増大し、そのため伝送確実性の利点が損なわ れる。この種のディジタル伝送の際には、伝送帯域幅が大きいため、伝送に用い る通信チャネルも、理想的には使用されない大きな伝送容量を有していなければ ならない。そのため、コストのかかる通信接続路、例えば復層チャネルでは、帯 域幅と伝送時間の積により定められるチャネル容量よりも少ない情報が出力され る。

本発明の課題は、伝送に必要な通信チャネルのスペクトル帯域幅が最小であるよ うな、冒頭に述べた伝送方法並びに相応の装置を提供することである。

この課題は請求項１に記載の構成により解決される本発明の方法では、ディジタ ル信号が従来の伝送のように、時間的シーケンシャル列の２値情報の形で送出さ れない。その代りに、ビットパターンが、振幅の量子化されたアナログ振動列（ 全体振動列）に配属される。この電圧に変化が伝送され、受信側で元のビットパ ターンに再変換される。ここでは、種々異なる電圧に変化が量子化される。これ は量的な変化が少なくとも従来のデータ伝送の２値状態と同じ信頼度で検出でき るように行われる。従ってディジタル伝送の通信技術的利点が維持される。すな わち、それぞれの状態を明確に検出することができる。しかもこの場合、従来の データ伝送の際に必要であった高い帯域幅要求が課せられない。

ビットパターンに所属する電圧経過は有利には、複数、例えば３つの正弦波振動 列の重畳からなる。これら振動列の振幅は複数のステップ、例えば４段階または ８段階に量子化され、その周期時間は２倍化により得られ、その位相状態は一定 、すなわち各伝送間隔の開始時に０である。

例えばパルス状に到来するデータ信号が複数のビットを含むセクションに分割さ れる。このようにして形成されたデータ語は変換器の入力側に供給される。変換 器は複数に段付されたアナログ信号を量子化回路に供給する。

本発明では、従来の技術において生じた占有帯域幅が大きいという重大な欠点が 、ディジタル伝送の利点がすべて維持されているにもかかわらず除去される。

信号を本発明の方法に従って見れば、帯域制限歪みはせいぜい、２つの伝送間隔 間の移行領域でしか発生せず、それもすべての振幅振動列がその振動列の置火偏 移の際（±７５ｋＨｚの全変調偏移の際に約±３０ｋＨｚ）に同相で加算される 場合しか発生しないことがわかる。受信機における多少の非線型歪みは、それら の歪みが受信機器の故障自体から発生したものでない限り重大でない。

装置の回路技術的構成においては、伝送すべき信号を部分振動を含む振動列の形 で伝送すると特に有利である。

この場合特に重要なのは、３つの部分振動の振幅検出を受信側デコードの際に確 実に行うことである。

ここでは次の事実が利用される。すなわち、それぞれ個々の部分振動は所定の時 点で−または平均して所定の時間領域にわたって一相殺され、そのため個々の部 分振動の振幅値を別個に評価することができるという事実が利用される。

従って、次の構成が有利である。

一最低周波数を有する振動列としての部分振動を、比較的に高い周波数の振動列 からスペクトル的に次のように分離する。

１、比較的に高い周波数のノイズ成分を低減する。

２、サンプリング時点での電圧経過の勾配を減少し、それによりサンプリングタ イムエラーをクリティカルでなくする。

一サンプリング領域中の比較的高い周波数の振動列を複数回、例えば３回サンプ リングする。すなわち、各両半波毎にサンプリングする。最高周波数の振動列は サンプリング時点にその零点通過点、すなわちその最高勾配を有しているから、 ここではサンプリングタイムエラーが電圧エラーにつながり得る。しかしこの電 圧は、サンプリングすべき２つの半波の際に異なる極性を有することとなる。

受信機側デコーダで行われる多重のベアサンプリングの場合、その差が最小であ るサンプリング値が正しいサンプリング値である。すなわち、それぞれ第１、第 ２または第３のサンプリング値である。このサンプリングベアの算術平均が高近 似で正しいサンプリング値に相応する。

一低周波の振動列は、それぞれ比較的に高い振動列の零点通過の際にサンプリン グされなければならない。

これに対し高周波の振動列はいずれの時点でもサンプリングし、この値により最 大値を計算し、量的段階をめることができる。なぜなら、高周波の振動列には別 の振動列が重畳されていないからである。この場合、サンプリングのためには最 大値が有利であるが、確実性のためには１つまたは２つの別のサンプリング値が 適する。

本発明は経済的には、ステレオプログラム放送のディジタル伝送に特に重要であ る。

ステレオプログラムサンプリング周波数が４０ｋＨ２（各チャネル毎に２０ｋＨ ２）、分解能が８ビツトの場合、高周波伝送帯域幅が約３２０ｋＨｚであれば、 衛里を介した電波放送だけでなく、陸上チャネルを介した放送も可能である。こ れにより自動車に備えられている多数の移動受信機に、高品質で障害のないディ ジタルプログラムを提供することができる。

本発明の方法によれば、衛星放送の場合、チャネル容量が従来のデータ伝送に対 して４倍になる。送信出力が同じであれば、アンテナコストは格段に低減され、 放送エリアが拡大されることとなる。同様のことがディジタルテレビジョン（Ｄ ２ＭＡＣ）に対しても当てはまる。スタジオおよび放送領域においても別の有利 な適用例がある。

高品質の音楽伝送に対しては、１６０ｋＨｚの帯域幅に相応して１０ｋＨｚ、２ ０ｋＨｚ、４０ｋＨｚの振動列の周波数を用いるのが有利である。ディジタル情 報を伝送および記録する際、同じ条件の所定チャネル帯域幅ならば、従来通常の データレートの約３倍のデータレートで伝送される。

データ伝送に重要なことはそれぞれ相応に記憶媒体に対しても適用される。その 際、記憶媒体の特質が伝送媒体のそれに置き変わる。

出力情報を再生する際に、全体振動列の振幅値を、少なくとも１つの別の部分振 動列または別のすべての振動列が零点通過するか、または零になるようにサンプ リングまたは評価すると特に有利である。このようにして、個々の振動列の量子 化された振幅がまず再生される。位相固定した伝送であるため本発明の有利な実 施例では、部分振動列から検出された振幅値を用いて次のような影響が検出され る。すなわち、その部分振動列が別の振動列に対して別のサンプリング時点で及 ぼす影響が検出される。そしてこの影響が補償される。このようにして、デコー ドの際の信号処理コストが非常に低減される。

信号を時間的に平均積分することにより、受信機側でデコードする場合、本発明 の有利な実施例では、積分に対する時間インターバルが伝送インターバル内で次 のように選択されている。すなわち、それぞれの積分インターバル毎に、１つま たは複数またはすべての別の振動列の成分が零に等しくなるように選択される。

それにより、１つ１つの振動列の積分を−従い、その振幅値を一別個に評価する ことができる。この条件は例えば次のようにして満たされる。すなわち、積分器 が極性反転回路を有し、この極性反転回路によって入力信号の極性を評価すべき 部分波列の極性に同期して変化することで満たされる。

情報がディジタル化しであるため、デコードの際ここでも単に、ディジタル情報 に所属する個々の振幅ステップを弁別すれば良い、積分によるデコードの場合、 特に、短時間の信号中断と高周波の障害が除去されるという利点が得られる。積 分過程自体は、受信信号の信号振幅が、離散的時点ではなくほぼ連続的に評価さ れるよう作用する。これにより、短時間の障害は有用信号の非常に僅かな成分に しかならず、そのため相応に僅かしか影響を与えない。

本発明の方法の原理をまず最初に２つの図面に基づき一般的に説明する。

図１および図１ａは、本発明の方法で伝送される信号の形成を説明するための線 図、 図２は、本発明の方法におけるサンプリング時点の位置を説明するための線図で ある。

図１に示された線図で、１伝送インターバルの、情報搬送波として用いる振動列 （ＳＺＩ〜５Ｚ３）が上部に個々に示されており、重畳された状態が下部に示さ れている。本発明の方法では、伝送インターバルの個々の振動列に２進情報が配 属される。固定の周波数比を相互に有する正弦波振動列が固定位相で伝送される 。有利には振動列の周波数はそれぞれ係数２だけ異なっている。

半波または全波の各振幅には、伝送すべき信号のディジタル成分が配属される。

その際、例えば１つのデータ語を形成する情報単位は、部分語に相応に分割され る。部分語に相応するディジタル情報はそれぞれ振動列の振幅に配属される。こ れは、量的変化における振幅が、部分情報のそれぞれのディジタル値に相応して 変化するようにして行う。

以下のような量子化が行われる。

ＳＺＩ　（半波）　４段階　２ビツト ＳＺ２　（全波）　４段階　２ビツト ＳＺ３　（全波）　４段階　２ビット 従い、全部で８ビツトのデータ語が１インターバル毎に伝送される。

このようにして、ディジタル信号の伝送の際の障害に対して堅固であるという利 点が、アナログ回路手段によって動作する伝送経路に適用される。障害に対して 堅固になったのは、量的変化を用いることによって、伝送される信号の振幅が障 害を受けにく（なるからである。このことは例えば、電磁波に基づく伝送路が、 ノイズまたはその他の障害信号の重畳よりも優位であることに関係する。情報担 体信号を、本発明の方法に従い、周波数組合せし、それを正弦波形の時間的経過 に少なくとも近似させることにより、全信号の伝送に必要な全帯域幅が減少する 。ディジタル情報をアナログの形で含む信号の伝送は、有利には公知のようにＦ Ｍ変調を用いて行われる。変調幅が制限されているため、ここでもＦＭ信号の所 要スペクトルは小さく、そのため、商用通信チャネル上の伝送、例えば衛星プロ グラムに対して適する。

以下に説明する実施例もこの量子化から出発している。

図１ａは、図１の下側に示された曲線経過に相応する振動列を示すが、ここでは 複数の波長にわたって示されている。相応の情報成分は付加的にビットパターン として、またはパルス列形状の信号経過として図示されている。

必要なスペクトルは実賞的に、最高周波数の部分振動列により定められる。伝送 チャネルの帯域幅をこの周波数の第１高調波に制限すれば、振幅変化に続く半波 は後振動のためやや誤差が生じるが、しがし第２半波においては、後振動はそれ が次の量的段階以下になるまで明瞭に減衰する（図２）。従って、受信機側では 常に第２半波の振幅が評価される。

本発明の方法による実施例では１伝送インターバルで８ビツトが伝送されるのに 対し、従来のデータ伝送では、１ビツトが１振動列ＳＺ３に相応すると仮定すれ ば、２ビツトが伝送されるだけである。すなわち、同じデータレートを伝送する のにデータ搬送波の周波数は係数４だけ高くなければならないことになる。

従い、本発明の方法の必要スペクトルと従来のデータ伝送に必要なスペクトルを 比較すれば、１振動列が１ビツトに相応すると仮定しく所定のスペクトルでの最 高可能データレート）、この場合もスペクトル中に第１高調波のみが許容される と仮定した場合、上に示した４つの量的段階を用いるとすれば、本発明では占有 帯域幅の１／４が必要なだけである。本発明の方法において、例えば周波数８０ ｋＨｚ、４０ｋＨｚ、２０ｋＨｚの振動列を有する伝送は完璧な評価のために４ Ｘ８０ｋＨｚ＝３２０ｋＨｚ を必要とする。

しかし従来の伝送では同じデータレートに対して、８ｘ４０ｋＨｚ＝３２０ｋＨ ｚ のデータ搬送波周波数と、約 ４ｘ３２０ｋＨｚ＝１．２８ＭＨｚ のスペクトルを必要とする。

本発明の有利な実施例は従属請求項に示されており、以下本発明の有利な実施例 と関連して図面に基づき詳細に説明する。

図３は、本発明の方法の実施するための回路のブロック回路図、 図４は、伝送信号を復元する際の同期回路のブロック回路図、 図４ａ−には、図４の回路に発生する信号の時間経過を示す線図、 図５は、本発明の方法のためデータを復元するための回路のブロック図、 図６は、本発明により伝送された情報の復元を説明するための線図、 図７は、図６の信号に適用されるデコーダ回路の有利な実施例のブロック回路図 、 図８は、本発明により伝送すべき信号のスペクトル分布を、従来の技術により動 作する方法の信号と比較して示す線図、 図９は、積分原理で動作するデコーダ回路のブロック回路図、 本発明の方法を実施するための送信側コーグの実施例が図３に示されている。

データ入力信号は８ビツトメモリ１に読み込まれる。

このメモリはシフトレジスタとして構成されている。

個々のサイクルの終了後、伝送インターバルで送信すべき“データ語”が、入力 側２を介して流入するデータ流から取り出される。ゲート回路４の入力側に印加 される受渡しパルス３に基づき、シフトレジスタの内容が中間メモリ５にコピー される。

この中間メモリ５のそれぞれ２つの順次連続するビットポジションが、Ｄ／Ａ変 換器６〜８の入力側と接続されている。これらの変換器は、それぞれ２ビツトを 含む情報を相応のアナログ値に変換する。アナログ値はこの実施例では相応にそ れぞれ４段階に量子化される。

中間メモリ５に後続する量子化段（回路６〜８）では、各ビット組合せに所定の アナログ値が配属される。

このアナログ値は自由に設定することができる。このようにして、振幅変化を伝 送チャネルの見出された障害条件に適合するために非線型の歪みを形成すること ができる。従い、ディジタル信号に相応するアナログ量的値を固定のアナログ最 小値に付加することができる。この最小値は位相基準を形成する。

例として示された量子化段６では、４つの検出回路９〜１２が並列に入力側と接 続されている。この検出回路は所属のビット組合せが入力側に印加されると論理 作動信号を送出する。この種の回路は技術的に実現する場合、有利には論理結合 回路、例えば論理ゲートからなる。論理結合回路は図示のビット組合せに基づき 入力側に、後続の回路を作動させる信号を送出する検出回路の出力側は回路１３ 〜１６の制御入力側と接続されている。これらの回路は、抵抗１７〜２０から形 成されるオーム分圧器のタップを出力側と交互に接続する。分圧器の入力側では 、正弦波状の基本電圧経過ＳＺＩ’　〜ＳＺ３’　が相応の部分振動列毎に使用 される。スイッチ１３〜１６の位置に相応して振幅変化する電圧経過は、部分振 幅振動列５ＺＩ−３Ｚ３として回路６〜８の出力側に現れる。電圧の正弦波状経 過はその際保存されたままである。振幅変化は、瞬時値と係数の乗算値に相応す る（Ａｔｔｅｎｔｕｉｅｒｕｎｇ）。

量子化段６〜８の出力電圧は加算回路２１を介して加算的に結合される。この加 算回路は有利には演算増幅器を有する相応で公知の回路からなる。

中間メモリ５のビットポジション１〜４に対する回路７と８がそのスイッチ状態 をそれぞれ正弦波信号の全波に対して保持する間、回路６は正弦波信号ＳＺＩ’ の各半波後に切り替わる。そのために、ビットポジション５．６と７．８（中間 メモリ５と関連して）が、スイッチ２２によって、時間的に順次連続して各半伝 送サイクル毎に量子化段６に供給される。このスイッチは遅延素子２３により制 御される。遅延素子の入力側には回路４の入力側に発生する受渡しパルス３が供 給される。スイッチはフリップフロップ２４のＱ出力側に発生する信号により所 定の位置にセットされ、信号がない場合には他方の位置にリセットされる。フリ ップフロップ２４はその両方の入力側を介して、受渡しパルスないし回路２３の 出力側のτ−１／２ＴＵ（半伝送サイクルに相応する、１／２Ｔ　Ｓ　Ｚ　１　 ）だけ遅延されたパルスにより、その２つの安定回路状態の間で切り換えられる 。

各ビット群には量子化段が配属されている。この量子化段では正弦波振動列が４ つの段階に量子化され、スイッチを介して後続の回路に導通される。この装置は ８ビツトデータ語とスイッチ位置ないし本発明により伝送される信号成分との一 義的な対応付けを保証する。導通された振動列は加算の後、和信号としてローパ スフィルタ２５を介してＦＭ変調器２６に達する。

ローパスフィルタの上側遮断周波数は約２・ｆ　ＳＺ３に相応する。ＦＭ変調器 は、本発明の方法に従い処理した信号を周波数混合し、これを有利には放送信号 として発射することができる。この信号は周波数変調幅が比較的小さいため、占 有周波数帯域幅が比較的狭く、隣接するチャネルの影響が無視できるほど小さい という有利な特性を有している。

本発明の方法に従い伝送されたディジタル信号の受信機側の復元用回路が図４と 図５に示されている。

信号においてはまず同期化のために、伝送サイクルの開始と終了並びにサンプリ ング時点の位置を検出しなければならない。

図４に示された、クロック検出用同期回路では、伝送サイクルの時間位置が緩慢 な振動列ＳＺＩの零点通過によって、各サイクルごとに検出される０図４ａ〜ｋ に示された振動列は、相応の文字ａ　−ｋで示した回路点に発生する。

そのために、受信され、ＦＭ復調器６０により復調された信号ａ）が、これに後 置接続されたローパスフィルタ６１を介して導通される。ローパスフィルタは信 号ＳＺ３とＳＺ２の周波数成分のレベルを、ＳＺ３によってはそれ以上の零点通 過が生ぜず、ＳＺ２による零点通過が比較的密に接近するように低減する（信号 ｂ）、このように低域通過濾波された信号は、制限増幅器６２の入力側に達する 。この制限増幅器の出力信号はそれぞれ、１つの比較的に長いパルスと複数の比 較的に短いパルスを有する矩形パルス列Ｃ）である比較的長いパルスの上昇縁は 伝送インターバルの開始点をマークする。周波数ＺＳＩに対する位相基準信号が 形成される。第２の上昇縁を抑圧するために、すなわち比較的に短いパルスの上 昇縁を抑圧するために、後続のＯＲゲート６３を用いて、この信号と別の遅延段 ６５の出力信号ｄ）との論理和結合が行われる。別の遅延段は例えば単安定マル チバイブレータからなり、矩形信号の下降縁によりトリガされる。ＯＲゲート６ ３の出力側には信号ｅ）が発生する。この信号のパルス周波数はＺＳＩと一致す る。すなわち、余計な上昇縁を有していない。

低域通過濾波された信号ｂ）は、誤差のない入力信号ａ）に対して位相が僅かに ずれているから、伝送インターバルの正確な開始は、信号Ｃ）の検出された上昇 縁よりも前にある。伝送インターバル開始の時間位置の補正は、付加的制限増幅 器６４を用いて行われる。

この制限増幅器には入力信号ａ）が直接供給される。

増幅器６４の出力信号ｆ）はＯＲゲート６６を用いて、ＯＲゲート６３の出力信 号と結合される。増幅器６４の出力信号ｆ）は、伝送インターバルを表す基準信 号の正しい上昇縁を有している。ＯＲゲート６６の出力側には信号ｇ）が発生す る。この信号は実質的に信号ｅ）に相応するが、その第１上昇碌の時間的位置が 補正されている。

従い、２つの信号の論理和結合によって、比較的に長い矩形パルスが送出される 。この矩形パルスの上昇縁は伝送インターバルの開始時点を正確に表す。この信 号ｇ）にはいくつかの比較的短い矩形パルスが後続している。しかし所望の上昇 縁を相変わらず直接評価することはできない。というのは、この上昇縁に複数の “誤”上昇縁が後続し得るからである。

伝送インターバルに対する明瞭な開始信号は、周波数計数器の形の付加的時間弁 別器６７によって得られる。この周波数計数器には高周波クロック信号（ここで は１０．２４ＭＨｚ）が水晶発振器６８から供給される。計数器の計数期間は、 それが正確に伝送インターバル（ＵＩ）−すなわち、信号Ｓ２１の半周期−に相 応するように選択されている。それにより、反転した矩形信号ｇ）がＯＲゲート ６６の出力側から計数器６７のリセット入力側に供給され、計数器は長いパルス の間だけその計数終了状態に到達することができ、伝送パルス（信号ｈ）を出力 することができる。従って、時間弁別器はその計数期間が所定の最小持続時間を 上回るようなパルスを検出する。これにより評価と所定の最小持続時間を有する パルスとの“同期化”が行われる。

周波数計数器６７の出力信号としての伝送パルスｈ）により、時定数τ３の時間 発生器を介して信号ｉ）が形成される。この信号ｉ）はインバータ７ｏにより反 転され、ＯＲゲート６６の出力信号としての矩形信号ｇ）と結合され、ＡＮＤゲ ート７１を介して信号ｋ）となる。この信号ｋ）はデコードのための基準信号と しての所望の矩形信号を形成する。所望の基準信号のパルス幅は伝送インターバ ルに相応する。

個々の同期パルスを形成するための回路７２はサンプリング時点を形成するため に時間発生器を有している。この時間発生器は、この実施例においては上昇入力 パルス碌に対し固定の時間関係で、それぞれ所定の時間間隔で出力パルスを送出 する。その際、出力パルスの時間的位置は図６のサンプリング時点に相応する。

この種の回路は、ＡＮＤゲート７１の出力側からの入力信号により規則的にリセ ットされる計数器として構成することができる。この計数器の出力信号は相応の 論理ゲート回路によって、計数器の出力状態に応じ所定の時間毎にクロックパル スが所属の出力側へ導通されるように結合される。

本発明の方法により伝送されたデータ語を復元するための回路が図５に示されて いる。この回路は、図４の回路によって形成された同期パターン（図６）を用い て復元を行う。

復調された信号、図４のａ）はＡ／Ｄ変換器８０の入力側に供給される。このＡ ／Ｄ変換器の分解能は有用信号の量的段階よりも格段に精密である（約２°８倍 ）。Ａ／Ｄ変換器は各入力アナログ値に、いわゆる“ウィンド”値を配属する。

その際、それぞれのウィンド領域は、前に示した回路により行われた量子化に相 応する。各ウィンドは、隣接して検出可能な多数のアナログ値を含むから、これ により伝送の確実性が非常に高められる。

アナログ値から導出されたディジタル値は、マイクロプロセッサ８１により中間 メモリ８２〜８５へ伝送され、それぞれの伝送インターバルないでサンプリング 値をめるのに使用される。ディジタル値はサンプリング時点ｔ１〜℃４に所属す る。ここで、クロック形成のための回路７３は図４に示した回路に相応する。

中間メモリ８２〜８５に含まれるディジタル値には、補正値メモリ８７の補正値 が配属される。補正値は各部分振動列毎にその振幅値を形成し、加算重畳された それぞれ他方の部分振動列を補正する。補正値は時間的に定められてステップ付 けられたサンプリング時点に関連する。部分振幅振動列相互の位相関係は固定さ れており、個々の部分振動列の個々のサンプリング時点に対する振幅の関数関係 は既知であるから、サンプリング時点で検出された値から、部分振動列に所属す る部分データをめることができる。

補正されたディジタル値は再び、伝送インターバルで伝送されたデータ語を形成 する。このデータ語は、図３の送信機側回路のメモリ３１に記憶されていたもの である。正確な処理経過を、ディスクレート回路構成群により構成された実施例 に基づき以下詳細に説明する。この実施例は図７に示されている。そこに示され た信号処理は相応にプログラミングされたロジック回路により得られる。図示の メモリ構成群は、プロセッサに所属するメモリにより構成される。算術的結合は プログラムにより呼び出される。

ＳＺＩが最大値であるサンプリング時点ｔ２では、他の振動列はその零点を通過 している。従い、電圧量を送出しない。そのためこの値はＳＺＩの振幅値に正確 に相応する。

ウィンド１＝ＯＯ（最小振幅値） ウィンド４＝１１（最大振幅値） その後、ウィンドに所属する２つのビットが送信側の所属関係に相応して、読出 しメモリの最初の２つのビットポジションに書き込まれる（図６）。このメモリ はそれまで空きである。次にポジシコンｔ３とｔ４に対するビットが読出しメモ リに対して検出される。

このビットはサンプリング時点ｔ３に所属している。

サンプリング時点ｔ３で、ＳＺ３は零点を通過する。しかしＳＺｌの電圧値が重 畳されており、ＳＺ２の量的段階を正確に検出するためこの電圧値を減算しなけ ればならない。そのためにＳＺＩの各量的段階に２つの補正値が配属される。す なわち、時点ｔ３でのサンプリング値を補正するためのものと、時点ｔ１とｔ４ でのサンプリング値を後で補正するためのものである。

補正値の分解能はＡ　／　Ｄ変換器８０の分解能に相応する。補正値には瞬時の サンプリング値は使用されない。補正値は単にウィンドを設定するだけである。

補正値にはむしろウィンド内の（伝送誤差のない場合の）正確な平均値が使用さ れる。

時点ｔ３の瞬時のサンプリング値からＳＺＩに対する補正値を減算した後、ふた たびデジタル“ウィンド”によって、どの量的段階がＳＺ２に存在するか、どの ビット組合せで読出しメモリの位置ｔ３とｔ４へ書き込むかがめられる。

サンプリング値ｔ１とｔ４は３つすべての曲線経過ＳＺＩ〜ＳＺ３の電圧量の和 を表す。ＳＺ３の量的段階を検出するためには、後でＳＺ２とＳＺＩの補正値を 考慮しなければならない。

ＳＺ２は各量的段階毎にＳＺ３に対する補正値を有している。この補正値は呼び 出され、サンプリング時点に対して該当する、ＳＺＩの第２の補正値が加算され 、瞬時のサンプリング値ｔｌとｔ４から減算される。

ＳＺ３の量的段階は時点ｔ１とｔ４で再び検出することができ、読出しメモリの ビット位置５〜８にファイルされる。

前に述べた計算動作を実施するための、ディスクレート構成素子を有する回路が 図７に示されている。この回路を以下、図６を参照しながら説明する。

時間発生器７３は、時点ｔ１〜ｔ４において、ディジタルウィンドに所属するサ ンプリングディジタル値Ａ１〜Ａ４を、ＡＤ変換器８０からメモリ８３〜８６へ 伝送させる。これらのメモリは有利にはシフトレジスタとして構成されており、 従い、時点ｔ４では図示されている振幅値Ａ１〜Ａ４を、パラレル読出しの下で の後続処理に使用することができる。

サンプリングされた値Ａ１〜Ａ４は、ビット値を表す情報１１〜Ｉ４に、以下の 式に従い計算される。

ビット値ｌ、２：　ｌ１＝Ａ１ ビツト値３．４：　ｌ２＝Ａ２＋に１２ビツト値５．６：　ｌ３−Ａ３＋に１３ ＋に２３ビツト値７．８：　ｌ４＝Ａ４＋に１４−に２４その際サンプリングは 以下の順序で行われる。

ｔ　１　：Ａ３　（ＳＺ３から） ｔ２：Ａ１　（ＳＺＩから） ｔ３　＋Ａ２　（ＳＺ２から） ｔ４：Ａ４（ＳＺ３から） サンプリングされた値により、補正値メモリ８７〜９１では、検出された値に依 存して補正値が読み出される。補正値はそれぞれの部分振動列の成分を、他方の 部分振動列への作用において、サンプリング時点の時間的ずれに関連して補償す る。この補正は個々の部分振動列の位相関係が固定されたものであるから可能で ある。従い、補正値メモリは“表“を形成する。表はディジタル入力値に依存し てアドレシングされる。

その際インデックスは（制御される）入力量と制御されるべき目標量とから形成 される。補正値メモリに後置接続された加算素子９２〜９４は、補正値メモリの 出力信号を制御すべき量に加算ないし減算する。検出された値は出力メモリにビ ット毎に伝送される。

別の実施例では、図５のメモリ８７のアドレシングされた記憶場所は、全体振動 列に含まれる情報（データ語に相応）を直接合んでおり、この情報を検出する。

デコードはサンプリング時点で検出されたウィンド値のアドレシングにより行う 。このウィンド値の瞬時振幅値がそれぞれのアドレス信号を形成する。すなわち 、メモリ８２〜８６のそれぞれに相応の有用情報を形成するデータ語を一義的に 配属することができる。サンプリング時点を適切に選択すれば、伝送されるそれ ぞれの全体振動列に“ビットパターン”が所属する。ビットパターンはＡＤ変換 器を通り、サンプリング時点で検出されたウィンド値を統合することによって得 られる。

デコードは“参照表”を用いて、伝送インターバルに関する情報（全体振動列） が得られれば非常に迅速に行うことができる。この“参照表”はマトリクス形式 のメモリとして構成される。ここでは、中間メモリ８２〜８５のディジタルメモ リ内容が相応の多次元マトリクスのアドレスの一部を形成することができる。

使用するメモリの物理的アドレシングに従えば、部分振動列の部分データ語は、 有利には所定のメモリ領域を選択する部分アドレスを形成する。このようにして デコードされた信号に対して必要な全補正は、“参照表”の相応の構成によって 行われる。このようにして、伝送チャネル中の、必要な信号プレエンファシスお よび等化を行うことができる。

図８ａとｂには、従来の技術により復調したデータ信号の周波数帯域（図８ａ） と、本発明の方法に従い伝送された信号の周波数帯域（図８ｂ）が対比して示さ れている。伝送レートが同じである場合に得られた帯域幅低減の効果が明らかで ある。スペクトルが“密”になることにより、使用される帯域が本発明では格段 に効率良く使用される。バンドパスフィルタによる帯域制限は、２ｘＳＺ３の際 、すなわちアナログ伝送に対して使用される最高周波数の２倍化の際にディジタ ル段で行われる。

図９に図示の実施例は、本発明の方法に対するデコード回路の別の変形実施例で ある。ここでは、部分振動列が零点を通過して極性反転する際に信号成分が零に ならず、低い周波数の振動列も高い周波数の振動列も値零の時間積分を生じる。

図９に示された回路では、入力信号ＤＩＡＮが３つのパラレル信号処理構成群に 到達する。この構成群は、ＳＺｌ、ＳＺ２、ＳＺ３で示しである。構成群Ｓ２１ 〜ＳＺ３のそれぞれは各１つのインバータ１０１〜１０３を有し、入力信号に対 して制御可能なそれぞれ２つのスイッチ１０４．１０５；１０６．１．０７．１ ０８．１０９を有している。これらスイッチのうち１０４．１０６．１０８は直 接入力信号と接続され、１０５．１０７．１０９はインバータを介して入力信号 ＤＩＡＮと接続される。スイッチ１０４〜１０９の出力側はまとめられ各処理チ ャネルＳＺ１〜ＳＺ３毎に積分器１１０．１１１．１１２と接続される。積分器 にはさらにそれぞれ１つのＡ／Ｄ変換器１１３〜１１５が後置接続されている。

Ａ／Ｄ変換器にはそれぞれ中間メモリ１１６〜１１９としてのラッチ回路が後置 接続されている。ラッチ回路はディジタル信号を短時間保持する。その際、処理 路ＳＺ２、ＳＺ３には交互に動作する２つの中間メモリが設けられている。中間 メモリ１１６〜１１９の２進出力信号は、並／直列変換器１２０のパラレル入力 側と接続され、並／直列変換器は復元された信号を出力側１２１に伝送する。

デコードは、それぞれ評価すべき部分振動列（Ｉ）ＩＡＮ信号）の極性と入力側 で同期したスイッチ１０４〜１０９の制御に基づき行われる。低周波の振動列Ｓ ２１に対するスイッチは入力信号の極性に依存して制御される。その際、極性識 別回路１２２は入力信号の半波のそれぞれのクロックでスイッチ１０４と１０５ を作動させ、積分器１１０の出力側に整流された振動列が平均されるようにする 。すなわち、振動列の振幅が出力される。極性識別回路１２２は所定の“はずみ 車作用“を有している。従い、ＤＩＡＮ信号の高周波成分に依存しない。この種 の“はずみ車作用”は例えばいわゆるＰＬＬ回路によって実現される。

別のスイッチ１０６〜１０９は振動列ＳＺ２ないしＳＺ３の半波のクロックで作 動される。その際、これらのスイッチに対する制御信号はクロック発生器１２３ から送出される。このクロック発生器は電圧に依存する発振器（ＶＣＯ）１２４ により制御される。発振器は極性識別回路１２２と同期しており、そのため、ス イッチ１０６〜１０９に対する制御信号は部分振動列ＳＺ２　（スイッチ１０６ と１０７）ないし５Ｚ３（スイッチ１０８と１０９）の半波と時間的に相応する 。クロック発生器１２３は極性識別回路１２２と同期動作する。その際、ＶＣＯ １２４は部分振動列Ｓ２１の整数倍で発振する。

クロック発生器１２４により部分振動列１の半波に相応してクロック制御される （スイッチ１２５）とＤＩＡＮ入力信号が相応の極性識別回路１２２を介して直 接導出された信号と比較される。この信号はスイッチ１２５から出力される。こ の信号をスイッチ１０６の出力信号から分離するために、スイッチ１０７と同期 する別のスイッチ１２７が設けられている。スイッチ１２７はＤＩＡＮ信号を極 性識別回路１２２に依存して導通する。スイッチ１２５およびスイッチ１２７の 出力信号は従って、加算回路１２６で加算され、引き続き積分器１２８で積分さ れる。積分器１２８の出力便には、極性識別回路のスイッチング周波数の整数倍 とＶＣＯが非同期の場合（周波数ずれ）、偏差信号が生じる。この偏差信号の極 性は偏差の方向に相応する。

積分器１２７の出力信号としての偏差信号は電圧依存発振器（ＶＣＯ）に入力信 号として供給される。発振器は積分器１２７の出力電圧に依存して、周波数に依 存するクロック信号をクロック発生器１２３に送出する。このようにして部分振 動列ＳＺＩ〜ＳＺ３に含まれる信号成分のデコードがＤＩＡＮ入力信号の振動成 分に同期して行われる。

中間メモリ１１６〜１１９は同様にクロック発生器１２３により適切な時間順序 で制御される。中間メモリはそれぞれ、デコードにより最後に得られた信号成分 を有しており、この信号成分を入力側で変化が生じるまで記憶する。

その際、振動列ＳＺＩは４ビツトを含んでいる。すなわち、各半波毎に２ビツト である。振動列ＳＺ２は各全波に３ビツトのディジタル情報を含んでいる。その 際、振動列ＳＺ２の各全波は振動列ＳＺＩの半波に相応する。振動列ＳＺ３は各 全波に２ビツトを含む。

ＳＺ３の周波数は振動列ＳＺ２の周波数の２倍であるから、信号ＳＺ、３はＳＺ Ｉの半波毎に２度一致する。

そのため、２つの中間メモリ１１８と１１９は交互にＳＺＩの半波毎に新しい情 報をロードする。

ＳＺＩの半波内で並／直列変換器２１はそれぞれ１度、クロック発生器１２３か ら得られたストローブ信号によって完全に、信号列の情報内容で満たされ、引続 き次のストローブ信号の前の時間で直列に読み出される。

その間に中間メモリ１１６〜１１９には再び次のような情報が記憶される。すな わち、直列の続出の後に再び並／直列変換器１２１に伝送される情報である。

本発明は、上に述べた有利な実施例に限定されるものではなく、開示された解決 手段の多数の変形実施例が基本的に異なる構成で使用される。

伝送インター・々ルに対する例

Claims (1)

1. 【特許請求の範囲】 １．ディジタル情報のアナログ伝送ないしアナログ記録方法において、 ディジタル情報を全体振動列上に重畳変調する、ここで該全体振動列は複数の狭 帯域の部分振動列の加算重畳により形成されるものであり、当該複数の部分振動 列の加算重畳は固定の位相関係において行われるものであり、 前記ディジタル情報はそれぞれ複数のデータピットを含む部分情報に分割され、 前記各部分振動列の振幅は部分情報のデータピットに依存して、当該振幅が複数 の離散的振幅ステップを含む蓄積値の振幅ステップに相応するように選定されて いることを特徴とする方法。 ２．振動列は正弦波状信号を含み、振幅値は正弦波振幅を形成する請求項１記載 の方法。 ３．振幅値が１つの半波の振幅、または１つの全波の２つの半波の振幅を形成す る請求項２記載の方法。 ４．最低周波数の部分振動列では、振幅値が半波の振幅を形成し、比較的に高い 周波数の部分振動列では、振幅値が１つの全波の２つの順次連続する半波を形成 する請求項３記載の方法。 ５．部分振動列の周波数は相互に整数倍だけ異なっている請求項１から４までの いずれか１記載の方法。 ６．部分振動列の周波数はそれぞれ係数２だけ異なっている請求項５記載の方法 。 ７．比較的高い周波数の部分振動列の零点通過は比較的に低い周波数の部分振動 列の零点通過と一致する請求項５または６記載の方法。 ８．最低周波数の部分振動列の振幅は所定の値を下回らず、該所定の値は部分情 報により定められたステップ値に加算的に重畳されている請求項１から８までの いずれか１記載の方法。 ９．ディジタル情報を部分情報に分割し、該部分情報は伝送インターバルの部分 振動列に重畳変調され、該インターバルのの持続時間は最低周波数の部分振動列 の半波または基本波の持続時間に相応する請求項１から８までのいずれか１記載 の方法。 １０．上側遮断周波数による全体振動列の周波数濾波を行い、前記上側遮断周波 数は、信号内に含まれる最高周波数の部分振動列の周波数の実質的に２倍に相応 する請求項１から９までのいずれか１記載の方法。 １１．全体振動列は搬送波信号に重畳変調される請求項１から１０までのいずれ か１記載の方法る１２．変調は周波数変調、位相変調または振幅変調である請求 項１１記載の方法。 １３．ディジタル情報を復元するために全体振動列のサンプリングを所定の時間 ラスタで行い、検出された瞬時振幅から、部分振動列の部分情報に相応する振幅 値を復元する請求項１から１２までのいずれか１記載の方法。 １４．瞬時振幅を、最低周波数の部分振動列の周期期間内で、それぞれ他方の部 分振動列の振幅経過を考慮して検出する請求項１３記載の方法。 １５．サンプリングは、重畳された部分振動振幅の少なくとも１つの零点通過中 にそれぞれ行うか、またはそれぞれデコードすべき部分振動列のクロックで整流 された全体振動列の積分により行う請求項１４記載の方法。 １６．最低周波数を有する第１の部分振動列の振幅値を、積分されたサンプリン グ値の所定の時点または時間領域中におけるサンプリングまたは評価によって行 い、前記所定の時点および時間領域中は比較的高い周波数の別のすべての部分振 動列はその零点を通過し、または零になり、 −方、上記の別の振動振幅のサンプリングまたは評価を次の時点または時間領域 で行う、すなわちこの時点および時間領域中は別の周波数を有する別の振動列が 零点を通過するか．または零になるときに行う請求項７および１５記載の方法。 １７．サンプリングまたは評価を、最低周波数の部分振動列の半波持続時間の３ ／８、１／２、３／４および７／８の時点でそれぞれ行う請求項１６記載の方法 １８．送信側コード化回路は、制限された周波数の振動列を離散的ステップに振 幅制御するための手段からなり、ディジタル情報は複数のデータピットからなる 部分情報に分割され、各部分情報は信号の振幅値ないし位相値に配属され、個々 の信号は線形に重畳され、および／または受信側デコード回路は前記とは反対に 構成されており、振幅値をディジタル部分語に復元するための閾値弁別器を有し ている請求項１から１７までの方法を実施するための同路。 １９．量子化段が設けられており、該量子化段には入力信号として部分語が供給 され、その出力側は信号を線形に重畳するための加算回路と接続されている請求 項１８記載の回路。 ２０．加算回路には周波数変調器が後置接続されている請求項１９記載の装置。 ２１．受信側デコード回路は、位相制御された同期化のための回路を有しており 、該回路により部分振動列の振幅値が基準時点で検出される請求項１８から２０ までのいずれか１記載の回路。 ２２．部分振動列の振幅値を変化させるための回路、および／または前記部分振 動列の位相を、他の部分振動列に対して相対的に、他の部分振動列に対して検出 された少なくとも１つの振幅値に依存して変化させるための回路、および／また は前記部分振動列の位相を、他の少なくとも１つの部分振動列に対して相対的に 変化させるための回路が設けられてし、る請求項２１記載の回路。