PT94254A - Processo para transferencia ou armazenamento analogicos de uma informacao digital - Google Patents

Description

- 2 - 0 presente invento diz respeito a um processo para transferência ou armazenamento analógicos de uma informação digital.

No trajecto da transmissão cada sinal está sujeito a inúmeros factores de interferência que conduzem a uma deformação do sinal básico límpido originalmente produzido do lado do emissor. As fontes de interferência residem, em parte, no próprio sistema, como por exemplo a limitação da banda de transmissão, curvas fásicas não lineares dos filtros de selec-ção e linhas características de desmodulação; a maioria destas interferências devem-se, no entanto, a factores exteriores, como sejam irradiações independentes, com sinal de recepção muitas vezes insuficiente. Neste caso os ruídos somam-se ao sinal útil, conduzindo a uma falta de nitidez de contornos até à total dissolução do sinal.

Uma das vantagens da transmissão ou da memorização de dados digital consiste, por um lado, de um modo geral, no facto de as exigências feitas a um sistema de transmissão, que se limita a transmitir um sinal com informações binárias serem, em termos da sua linearidade, bastante inferiores às exigências feitas a um sistema de transmissão destinado a transmitir com muita qualidade sinais analógicos, como por exemplo música. Uma outra vantagem consiste no facto de os ruídos e outras pequenas interferências na banda serem ignorados até atingirem o limiar digital.

Em contrapartida, tem existido até agora o inconveniente da necessidade de uma banda muito larga, que faz aumentar a largura da banda de ruídos - 3 - - 3 -

( e a probabilidade de interferências dentro da banda, reduzindo, assim, a vantagem da segurança da transmissão. Devido à grande largura da banda de transmissão, é necessário, neste tipo de transmissão digital, que a via de comunicação utilizada na transmissão disponibilize uma grande capacidade de transmissão, sem que esta seja aproveitada de uma forma optimizada. Assim, no caso de linhas de comunicação complexas, como por exemplo canais de satélite, são transmitidas menos informações do que as determinadas pela capacidade de canal resultante do produto da largura da banda vezes o tempo de transmissão.

Este invento tem por objectivo indicar um processo do tipo referido no início e bem assim o correspondente circuito, em que a largura da banda espectral da via de comunicação exigida pela transmissão é mínima.

Este objectivo é satisfeito através das especificações características da 1â. reivindicação.

Através do processo do invento, o sinal digital não é emitido, como na transmissão convencional, sob a forma de informações binárias, numa sequência cronológica em série. Em vez disso, há um perfil binário, isto é, vários bits reunidos, subordinados a um trem de oscilações analógico, quantificado em termos de amplitude (corrente de vibrações total). Esta curva de tensão é transmitida e reconvertida, do lado do receptor, no perfil binário original. As diversas curvas de tensão são quantificadas de um modo que as descontinuidades quânticas podem ser - 4 - detectadas com pelo menos a mesma fiabilidade que os estados binários da transmissão de dados convencional. Mantém-se, assim, a vantagem técnica de comunicação da transmissão digital, ou seja a possibilidade de detectar claramente as respectivas condições, sem a necessidade, neste caso, de uma banda muito larga imposta pela transmissão de dados convencional.

As curvas de tensão subordinadas aos perfis binários resultam essencialmente da sobreposição de vários trens de oscilações sinusoidais, por exemplo três, cujas amplitudes estão quantificadas em vários níveis, por exemplo 4 ou 8, com uma duração periódica resultante de duplicação e uma relação de fases constante, ou seja de 0, no início de cada intervalo de transmissão. Há nomeadamente um sinal digital que entra sob a forma de impulso, que é subdividido em segmentos compreendendo vários bits. A palavra portadora de informação assim formada é enviada para um conversor que envia o sinal analógico de vários níveis para um circuito de quantificação.

Pelo processo do invento é eliminado o grave inconveniente que subsiste, no nível tecnológico actual, da necessidade de uma banda larga, mantendo-se embora todas as vantagens de uma transmissão digital.

Se observarmos o sinal pelo processo do invento, verificaremos que as distorções por limitação da banda se registam, quando muito, na fase de transição entre dois intervalos de transmissão e isto apenas no - 5 - caso de todos os trens de oscilações se somarem em fase no seu desvio máximo (cerca de +/- 30 kHz num desvio total de +/- 75 kHz). Eventuais distorções não lineares no receptor deixarão de ter significado, desde que não resultem de deficiência no próprio aparelho receptor.

Uma das principais vantagens da realização técnica dos circuitos é a transmissão de sinais sob a forma de trens de oscilações contendo oscilações parciais.

Especialmente importante é aqui a detecção segura da amplitude das três oscilações parciais na descodificação por parte do receptor.

Aproveita-se aqui em especial o facto de as várias oscilações parciais se neutralizarem em determinados momentos - ou em certos períodos de tempo - ficando, assim, disponíveis os valores de amplitude individuais das diversas oscilações parciais, para avaliação. São, assim, especialmente vantajosos: - a possibilidade de separar espectralmente a oscilação parcial como trem de oscilações com a frequência mais baixa dos trens de oscilações com a frequência mais alta, dando origem 1°·- à redução de ruídos de frequência mais alta, 29.- â redução do pendor da curva de tensão no ponto de varrimento, o que torna menos críticos os erros de tempo de varrimento, - 6 -

- a possibilidade de analisar os trens de frequência mais alta na zona de varrimento várias vezes, nomeadamente três, nas duas semi-ondas. Como no momento do varrimento de um dos trens de vibrações o de frequência mais alta passa pelo zero, apresentando, assim, o seu pendor máximo, os erros de tempo de varrimento poderão conduzir aqui a erros de tensão, embora com polaridade diferente em ambas as semi--ondas a submeter ao varrimento.

Num varrimento múltiplo aos pares efectuado no descodificador do lado do receptor serão correctos os valores de varrimento que apresentarem menor diferença, ou seja, os primeiros, segundos ou terceiros valores de varrimento. A média aritmética deste par de varrimento corresponderá, com grande aproximação, ao valor de varrimento correcto. - Enquanto o varrimento dos trens de oscilações de frequência mais baixa tem de ser feito na passagem pelo zero do respectivo trem de oscilações mais alto, o varrimento do trem de oscilações de frequência mais alta pode ser feito em qualquer momento, uma vez que não se lhe sobrepõe nenhum outro trem de oscilações e, a partir desse valor, calculado o valor máximo e concluído o nível quântico. E, neste caso, vantajoso o varrimento do valor máximo; para uma maior segurança é, no entanto, conveniente dispor de mais um ou dois valores de varrimento.

Especialmente importante de um ponto de vista económico para o processo do invento é a transmissão digital de programas radiofónicos estéreo. - 7 -

Com um nível de varrimento do programa estéreo de 40 kHz (20kHz por canal) e uma resolução de 8 bits, numa banda de transmissão de alta frequência com uma largura de 320 kHz aproximadamente seria possível não só uma emissão via satélite, como também por canais terrestres. Será, assim, também possível fornecer ao grande número de receptores móveis instalados em viaturas um programa digital de grande qualidade, isento de interferências.

Através do processo do invento na difusão por satélite, a capacidade do canal pode ser quadripliçada em relação à transmissão de dados convencional. Com a mesma potência de emissão diminuiriam consideravelmente os custos de antena, aumentando o raio de alcance. 0 mesmo se aplica à televisão digital (D2MAC). Outras importantes possibilidades de utilização residem nas emissões em estúdio e radiofónicas.

Na transmissão de música de alta qualidade devem-se utilizar preferencialmente frequências dos trens de oscilações de 10 kHz, 20 kHz e 40 kHz correspondentes a uma largura de banda de 160 kHz. Na transmissão e memorização de informações digitais é possível transmitir, com uma largura de banda de canal determinada, níveis de dados cerca de três vezes superiores aos que os até aqui habituais em condições semelhantes.

As considerações decisivas na transmissão de dados são aplicáveis aos suportes de registo, em que as propriedades do suporte substituem as do transmissor. * i - 8 - Ε particularmente vantajoso na recuperação da informação original que os valores da amplitude do trem de oscilações total sejam submetidos a varrimento ou avaliados de forma a que pelo menos um ou todos os outros trens de oscilações fiquem iguais a zero. Deste modo, é possível começar por recuperar as amplitudes quantificadas de trens de oscilações individuais. Devido à transmissão em fase rígida, num conveniente desenvolvimento do invento, os valores de amplitude dos trens de oscilações parciais calculados são utilizados para determinar e compensar o seu efeito sobre as amplitudes momentâneas dos outros trens de oscilações parciais para os outros momentos de varrimento. Deste modo, é possível reduzir bastante os custos de tratamento do sinal na descodificação.

Numa descodificação do lado do receptor através de circuitos de integração que detectem temporalmente os sinais, num modelo de realização preferencial do invento, os intervalos de tempo para a integração num intervalo de transmissão são escolhidos de forma a que, para o respec-tivo intervalo de integração, o factor de um, de vários ou em especial de todos os outros trens de oscilações seja igual a zero, de modo que o integral de cada um ou de um determinado trem de oscilações em especial - e, assim, também o respectivo valor de amplitude - possa ser avaliado separadamente. Esta condição é, em especial, atendida quando o integrador dispõe de um inversor que altera a polaridade do sinal de entrada sincronizadamente com a polaridade do trem de ondas parciais a avaliar. - 9 -

Devido à informação digitalizada, na descodificação o que importa também é somente a discriminação das diversas classes de amplitude a que estão subordinadas informações digitais. Na descodificação por meio de integração verifica-se em especial a vantagem de serem eliminadas também invasões de curta duração do sinal e interferências de alta frequência. 0 próprio processo de integração leva a que as amplitudes do sinal recebido sejam avaliadas não só em momentos discretos, mas de uma forma contínua, de modo a que eventuais interferências de curta duração constituam apenas uma pequena parcela do sinal útil e tenham consequentemente pouco peso.

Começaremos por explicar mais em pormenor o princípio do processo do invento, em geral, por meio de duas figuras que representam: - FIS. 1 e 1a representações esquemáticas para a produção do sinal a transmitir pelo processo do invento, - FIG. 2 uma representação esquemática quanto à posição dos pontos de varrimento no processo do invento.

No diagrama representado na FIG. 1, os trens de vibrações de um intervalo de transmissão (SZ1 a SZ3), que servem de suportes de informação, estão reproduzidas individualmente na representação gráfica de cima e em sobreposição na de baixo. No processo do invento são subordinadas informações binárias a cada um dos trens de oscilações de um intervalo de transmissão. Os trens de oscilações sinusoidais que se encontram numa relação de frequência fixa são transmitidos numa relação de fase

(X / - 10 - rígida. As frequências dos trens de oscilações distinguem-se preferencialmente pelo factor dois. A cada amplitude de uma semi-onda ou de uma onda completa passa a estar agora subordinada uma parte digital do sinal a transmitir. Uma unidade de informação, de preferência formando uma palavra portadora de informação, é decomposta em sub-unidades correspondentes a palavras parciais. Cada informação digital que corresponde a uma palavra parcial é subordinada à amplitude de um trem de oscilações de uma forma que a amplitude nas descontinuidades é variável, de harmonia com o respectivo valor digital da informação parcial.

Se se registar, assim, por exemplo, uma conversão quântica SZ1 (semi-onda) em 4 níveis = 2 bits SZ2 (onda completa) em 4 níveis = 2 bits e SZ3 (onda completa) em 4 níveis = 2 bits será possível transmitir uma palavra portadora de informação com um total de 8 bits por intervalo.

Deste modo, é possível utilizar as vantagens de segurança contra as interferências na transmissão de sinais digitais por vias que funcionam com meios de circuitos analógicos. A maior segurança contra interferências assenta no facto de as descontinuidades utilizadas assegurarem uma resistência às influências nefastas das amplitudes do sinal a transmitir, nomeadamente no que se refere às sobreposições de ruídos ou de outros sinais de interferência que dominam as vias de comunicação - 11 -

baseadas em ondas electromagnéticas.

Através do encadeamento de frequências, segundo o invento, dos sinais portadores de informação e devido ao seu curso no tempo que, pelo menos, se aproxima da forma sinusoidal, só é necessária uma pequena largura total da banda para transmitir todo o sinal. A transmissão do sinal que contém a informação digital numa forma analógica é preferencialmente efectuada de uma forma conhecida, por meio de modulação FM. Devido ao desvio limitado, também aqui é pequena a necessidade espectral do sinal de FM do modo que se adequa especialmente à transmissão em canais de comunicação comerciais, como por exemplo programas por satélite.

Em relação à descrição feita mais adiante do modelo de realização, parte-se desta quantificação. A FIG. 1a repete o diagrama de um trem de oscilações segundo o traçado inferior da curva na FIG. 1, mas ao longo de vários trens de ondas, em que as respectivas taxas de informação são adicionalmente representadas como perfis binários e curva do sinal, sob a forma de um trem de impulsos. A necessidade espectral é essencialmente determinada pelo trem de oscilações parciais com a maior frequência. Se se limitar a largura da banda do canal de comunicação à primeira harmónica desta frequência, a primeira semi-onda que se segue a uma descontinuidade de amplitude é - 12 - /1 / 5

__I um tanto adulterada por uma oscilação posterior, mas na segunda semi--onda a sobreoscilação já se anulou a ponto de se situar nitidamente abaixo do nível quântico seguinte (FI6. 2). Do lado do receptor é, por isso, feita sempre a avaliação da amplitude da 2a. semi-onda.

Enquanto pelo processo do invento, num intervalo de transmissão podem ser transmitidos 8 bits, segundo o modelo de realização, numa transmissão convencional, partindo do princípio de que 1 bit corresponde a um trem de oscilações SZ3, só poderiam ser transmitidos 2 bits, isto é, para a transmissão de uma mesma taxa de dados, a frequência do suporte de dados teria de ser aumentada pelo factor 4.

Se compararmos, assim, a necessidade espectral do processo do invento com a de uma transmissão de dados convencional, no pressuposto de que um trem de oscilações corresponde aqui a um bit (máxima taxa de dados possível com um espectro definido) e de que também aqui só é admitida no espectro a 1a. harmónica, registar-se-á no processo do invento a necessidade de 1/4 da largura de banda na quantificação quadripartida representada em cima. Pelo processo do invento, uma transmissão por exemplo com trens de oscilações das frequências 80 kHz, 40kHz, 20kHz necessitaria, para uma perfeita avaliação, de 4 x 80 kHz = 320 kHz.

Para a mesma taxa de dados, uma transmissão convencional requererá, no entanto, um suporte de dados com a frequência - 13 - 8 χ 40 kHz = 320 kHz e um espectro de aproximadamente 4 χ 320 kHz = 1,28 MHz.

Alguns desenvolvimentos do invento são assinalados nas outras reivindicações ou são apresentados mais adiante em pormenor através de figuras.

As figuras representam: - FIG. 3 um circuito para a realização do processo do invento, - FIG. 4 um circuito para a sincronização na recuperação do sinal a transmitir, - FIG. 4a-k representações gráficas dos cursos no tempo de sinais produzidos no circuito, segundo a FIG. 4, - FIG. 5 um circuito para a recuperação de dados para o processo do invento, - FIG. 6 uma representação gráfica esquemática para a recuperação da informação transmitida segundo o processo do invento, - FIG. 7 mais um modelo de realização vantajoso de um circuito de descodificador a utilizar num sinal segundo a FIG. 6, - FIG. 8 uma representação gráfica da distribuição espectral dos sinais a transmitir pelo processo do invento comparada com os processos que funcionam segundo o actual nível tecnológico bem como - FIG. 9 uma variante de um circuito de descodificador que funciona pelo princípio da integração. - 14 - Λ·.» -

A FI6. 3 representa um modelo de realização de um codificador do lado do emissor para a realização do processo do invento. 0 sinal de entrada de dados é retido numa memória de 8 bits, construída sob a forma de registo de deslocamento. Depois de terminado o ciclo de entrada em que uma palavra portadora de informação a emitir num intervalo de transmissão é extraída de um fluxo de dados que entra por uma entrada (2). Num impulso de transferência (3) que atinge a entrada de um circuito de porta (4), este copia o conteúdo do registo de deslocamento para uma memória intermédia (5).

Cada duas posições bit consecutivas desta memória intermédia (5) estão ligadas à entrada de um conversor digital analógico (6) a (8). Estes conversores convertem as informações de 2 bits cada em correspondentes valores analógicos que, no presente modelo de realização, são respecti-vamente quantificados em quatro níveis.

No nível de quantificação que se segue à memória intermédia (5) (circuitos (6) a (8)) é subordinado a cada combinação binária um valor analógico definido, livremente determinável. Deste modo, é por exemplo possível produzir pré-distorções não lineares, a fim de ajustar as descontinuidades às condições de interferência encontradas no canal de comunicação. Os valores quânticos analógicos correspondentes aos sinais digitais podem assim ser, por exemplo, acrescentados a um valor mínimo analógico fixo que constitui uma referência das fases.

No nível quântico (6), a descrever a título de exemplo, há quatro circuitos de detecção (9) a (12) ligados em paralelo com a entrada, que fornecem um sinal activo lógico quando a combinação binária subordinada se encontra na entrada. Este tipo de circuito consiste na realização técnica preferencialmente de circuitos combinatórios lógicos, como portas de circuitos lógicos, que na combinação binária representada fornecem à entrada o sinal que activa o circuito seguinte.

As saídas dos circuitos de detecção estão ligados com entradas de comando dos comutadores (13) a (16) que ligam tomadas de um divisor de tensão ohmico constituído pelas resistências (17) a (20) alternadamente com a saída. A entrada dos divisores de tensão encontram-se as curvas de tensão básica sinusoidais SZ1' a SZ3' para os respectivos trens de oscilações parciais. As curvas de tensão de amplitude alterada, de acordo com a posição dos comutadores (13) a (16) surgem como trens de oscilações parciais SZ1 a SZ3 às saídas dos circuitos (6) a (8). A curva sinusoidal das tensões é mantida - a alteração da amplitude corresponde à multiplicação dos valores momentâneos por um factor (atenuação).

As tensões de saída dos níveis de quantificação (6) a (8) são encadeadas acumulativamente através de um circuito somador (21). Este consiste preferencialmente de um circuito correspondente conhecido, dotado de um amplificador operacional.

Enquanto os comutadores (7) e (8) das posições binárias (1) a (4) da - 16 - memória intermédia (5) mantêm a sua posição ao longo de uma onda completa do sinal sinusoidal, o comutador (6) é accionado após cada semi--onda do sinal sinusoidal SZ1'. Para isso as posições binárias (5), (6) e (7), (8) (em relação à memória intermédia (5)) são transmitidas por meio de um comutador (22), umas após as outras, ao nível de quantificação (6), sempre durante meio ciclo de transmissão. Este comutador é comandado por um elemento retardador (23), cuja entrada é transmitida ao impulso de transferência (3) à entrada do circuito (4). 0 comutador é colocado numa das posições estabelecidas por meio de um sinal que aparece na saída Q de um flip-flop (24), caindo na posição contrária na falta do sinal. 0 flip-flop (24) é convertido, através das suas duas entradas, pelo impulso de transferências ou pelo impulso diferido em t = 1/2 (meio ciclo de transmissão correspondente a V2 TSZ1) à saída do circuito (23) entre as suas duas posições de circuito estáveis. A cada grupo binário está, assim, subordinado um nível de quantificação em que um trem de oscilações sinusoidal é quantificável em 4 níveis e conduzido, por meio de comutadores, aos circuitos seguintes. Esta disposição garante uma subordinação inequívoca da palavra portadora de informação de 8 bits às posições do comutador e à composição do sinal a transmitir segundo o processo do invento. Os trens de oscilações comutados chegam, após a adição, como sinal totalizador através de um passa-baixo (25) com um limite de frequência superior correspondente a cerca de 2 f^ a um modulador FM (26). 0 modulador FM converte o sinal tratado pelo processo do invento numa combinação de frequências - 17 -

"ν

que pode ser emitido preferencialmente como sinal de rádio. Devido à curva de frequência relativamente pequena, apresenta características vantajosas na medida em que a banda de frequência necessária é relativamente estreita e a influência de canais vizinhos pouco importante.

Nas FIG. 4 e 5 está representado um circuito vantajoso para a regeneração, do lado do receptor, do sinal digital transmitido pelo processo do invento.

No sinal é necessário calcular primeiro, com vista à sincronização, o início e o fim de um ciclo de transmissão e bem assim a posição dos pontos de varrimento.

No circuito de sincronização representado na FIG. 4 para determinação do ciclo é determinada a posição temporal dos ciclos de transmissão através das passagens pelo zero do trem de oscilações mais lento SZ1, sempre para um único ciclo. (Os trens de oscilações reproduzidos nas FIG. 4 a-k registam-se em pontos do circuito designados com as respec-tivas letras a até k).

Para este efeito, o sinal (a) recebido e desmodulado por meio de um desmodulador FM (60) é conduzido através de um passa-baixo (61) intercalado atrás, que faz baixar os níveis das taxas de frequência dos sinais SZ3 e SZ2, até deixarem de ser provocadas mais passagens pelo zero por SZ3 e as provocadas por SZ2 se aproximarem relativamente umas das outras (sinal b). 0 sinal assim filtrado por passa-baixo chega à - 18 - - 18 -

ί entrada de um amplificador de delimitador (62) cujo sinal de saída representa uma sequência de impulsos rectangulares, tendo cada uma delas um impulso mais longo e vários outros mais curtos (c). 0 flanco ascendente do impulso mais longo marca o início de um intervalo de transmissão. Constitui um sinal de referência da fase da frequência ZS1. Para suprimir o segundo flanco ascendente - ou seja o do impulso mais curto - regista-se, por meio de uma porta OU/E (63), um encadeamento OU/E desse sinal com o sinal de saída (d) de um outro nível de retardamento (65), constituído, por exemplo, por um multivi-brador monoestável, desencadeado pelos flancos traseiros dos sinais rectangulares. A saída da porta OU/E (63) aparece o sinal e), cuja frequência de impulso coincide com ZS1, não apresentando assim mais flancos ascendentes adicionais.

Como o sinal filtrado por passa-baixo b) está ligeiramente deslocado na fase em relação ao sinal'de entrada puro a), o início exacto de um intervalo de transmissão situa-se antes dos flancos ascendentes determinados do sinal c). A correcção da posição temporal do início do intervalo de transmissão efectua-se por meio do amplificador do delimitador adicional (64) a que é directamente conduzido o sinal de entrada a). 0 sinal de saída f) do amplificador (64), que apresenta o flanco ascendente correcto do sinal de referência que caracteriza o intervalo de transmissão é encadeado por meio de uma porta OU/E (66) ao sinal de saída da porta OU/E (63). A saída da porta OU/E (66) aparece o sinal g) que corresponde essencialmente ao sinal e), mas cujo primeiro - 19 - flanco ascendente está corrigido quanto à sua posição temporal. 0 encadeamento OU/E de ambos os sinais produz, assim, um impulso rectangular mais longo, cujo flanco ascendente representa o início exacto do intervalo de transmissão com alguns impulsos rectangulares mais curtos subsequentes (sinal g). 0 flanco ascendente pretendido continua, porém, a não poder ser directamente avaliado, em virtude de se poderem seguir-lhe vários flancos ascendentes "errados".

Obtém-se um sinal inicial inequívoco para o intervalo de transmissão por meio de um discriminador de tempo adicional sob a forma de um contador de frequência (67), alimentado com um sinal de sincronização de alta frequência (aqui: 10,24 MHz), proveniente de um oscilador de quartzo (68) e cujo período de contagem é escolhido de modo a corresponder exactamente a um intervalo de transmissão (UI) - isto é, a metade do período do sinal SZ1. Dado o sinal rectangular invertido g) ser conduzido da saída da porta OU/E (66) para a entrada reset do contador (67), o contador só pode atingir a sua posição final de contagem durante o impulso longo, fornecendo, assim, um impulso de transmissão (sinal h). 0 discriminador de tempo "procura", assim, os tempos de impulso que ultrapassam o tempo de duração mínimo estabelecido pelo seu período de contagem, de modo a registar-se uma "sincronização" da avaliação com o tempo de duração mínimo estabelecido para estes impulsos.

Com o impulso de transmissão h) como sinal de saída do contador de - 20 - -ν. ί______ frequência (67), é produzido, através de um gerador de ritmo (69) com uma constante de tempo tg, um sinal i). Este sinal i) é invertido por meio de um inversor (70) e encadeado no sinal rectangular g) como sinal de saída da porta OU/E (66), através de uma porta E (71) para o sinal k), que constitui o sinal rectangular pretendido como sinal de referência para a descodificação, cujo comprimento de impulso corresponde ao intervalo de transmissão. Há um circuito (72) para produzir os diversos impulsos de sincronização com vista a obter os pontos de varrimento que contém um gerador de ritmo que, numa relação de tempo fixa com um flanco de impulso de entrada - aqui ascendente -, fornece um impulso de saída em cada intervalo de tempo determinado para cada saída. Os impulsos de saída correspondem aqui, quanto à sua posição temporal, aos pontos de varrimento, conforme a FIG. 6. Este tipo de circuito é tecnicamente realizável através de um contador regularmente retrocedido à posição inicial pelo sinal de entrada da saída da porta E (71) - e sincronizado, por exemplo, pelo oscilador (68) - cujos sinais de saída são encadeados por meio de correspondentes circuitos de porta lógicos comuns, de forma a que nos respectivos tempos determinados pela posição do contador e consequentemente pelas posições de saída do contador, seja transmitido um impulso de sincronização à saída que lhe está subordinado.

Na FIG. 5 está representado um circuito para a recuperação das palavras portadoras de informação transmitidas pelo processo do invento, utili- - 21 - zando o padrão de sincronização conforme a FIG. 6, obtido pelo circuito, conforme a FIG. 4. 0 sinal desmodulado a), conforme a FIG. 4 chega a uma entrada de um conversor digital analógico (80), cuja resolução é consideravelmente

Q mais precisa (aproximadamente pelo factor 2 ) do que a graduação quântica do sinal útil. 0 conversor digital analógico subordina a cada valor analógico de entrada um chamado "valor de janela", em que as respectivas janelas correspondem à quantificação efectuada pelo circuito anteriormente apresentado. Em virtude de cada janela compreender um número relativamente grande de valores analógicos adjacentes detectáveis, a segurança de transmissão fica, assim, consideravelmente aumentada.

Os valores digitais derivados dos valores analógicos pertencentes aos momentos de varrimento t1 até t4 são transmitidos por meio do CPU (juP) (81) de um microprocessador às memórias intermédias (82) a (85), ficando disponíveis para determinar os valores de varrimento dentro do respectivo intervalo de transmissão. 0 circuito para obter a sincronização (73) corresponde ao circuito representado em pormenor na FIG. 4. Aos valores digitais contidos nas memórias intermédias (82) a (85) estão subordinados valores de correcção na memória de valores de correcção (87), em que os valores de correcção para cada trem de oscilações parciais SZ1 a SZ3 formam os valores de amplitude com que os outros trens de oscilações parciais devem ser corrigidas, devido à sobreposição somadora. Os valores de correcção referem-se sempre aos - 22 -

pontos de varrimento escalonados definidos no tempo. Devido às relações fásicas fixas dos trens de oscilações parciais entre si e da conhecida relação do comportamento funcional da amplitude de cada um dos trens de oscilações parciais relativamente aos diversos momentos de varrimento, é possível inferir os dados parciais subordinados aos trens de oscilações parciais, a partir dos valores determinados nos tempos de varrimento.

Os valores digitais corrigidos voltam a formar, em conjunto, a palavra portadora de informação transmitida no intervalo da transmissão, contida na memória (31) do circuito do lado do emissor, conforme a FIG. 3. A sequência exacta do tratamento é descrita mais adiante em pormenor, por meio de um modelo de realização, construído com grupos de componentes discretos, conforme representado na FIG. 7. 0 tratamento do sinal ali apresentado pode-se obter por meio da lógica programada em que os conjuntos de componentes da memória apresentados são formados pela memória subordinada ao processador. Os encadeamentos matemáticos são correspondentemente chamados pelo programa.

No momento de varrimento t2 - o máximo de SZ1 - os outros trens de oscilações têm a sua passagem pelo zero, não fornecendo, portanto, nenhum contributo de tensão, de modo que esse valor corresponde ao verdadeiro valor de amplitude de SZ1.

Janela 1 = 00 (valor de amplitude mais baixo)

Janela 2 = 01 !1 i / - 23 -

Janela 3 = 10

Janela 4=11 (valor de amplitude mais alto)

Depois disso, os dois bits subordinados às janelas, conforme subordinação do lado do emissor são registados nas duas primeiras posições binárias da memória de leitura ainda livre (FIG. 6). A seguir são determinados os bits para as posições t3 e t4 para a memória de leitura, subordinadas ao momento de varrimento t3.

No momento de varrimento t3 SZ3 apresenta uma passagem pelo zero, mas há um valor de tensão de SZ1 que se sobrepõe, que tem de ser subtraído de SZ2 para determinar o nível de quantificação correcto. Para este efeito, há dois valores de correcção subordinados a cada nível de quantificação de SZ1, em primeiro lugar para corrigir o valor de varrimento no momento t3 e depois os valores de varrimento nos momentos t1 e t4. A resolução dos valores de correcção corresponde aos do conversor AD (80). 0 valor de correcção não assenta no valor actualmente resultante de varrimento - este limita-se a definir a janela - mas antes sobre o valor médio exacto na janela, isto é, sobre o valor ideal que existiria sem adulteração de transmissão.

Uma vez subtraído o valor de correcção para SZ1 do valor de varrimento actual no momento t3, volta a ser determinado por uma "janela" digital qual o nível de quantificação de SZ2 existente e é registada a corres- - 24 - pondente combinação binária nas posições t3 e t4 da memória de leitura.

Os valores t1 e t4 representam a soma de contributos de tensão das três curvas SZ1 a SZ3. Para determinar os níveis de quantificação de SZ3 têm de ser, por isso, tomados em consideração valores de correcção de SZ2 e SZ1 SZ2 apresenta um valor de correcção, por nível de quantificação, para SZ3, valor esse que é chamado, somado ao 2S. valor de correcção de SZ1 válido para este tempo de varrimento e subtraído dos valores de varrimento actuais t1 e t4. Volta a ser então possível determinar a quantificação de SZ3 nos momentos t1 e t4 e ocupar as posições binárias (5) a (8) da memória de leitura.

Um circuito que apresenta componentes discretos para proceder às operações aritméticas atrás referidas está representado na FIG. 7. Passa-se a descrever este circuito, com referência igualmente à FIG. 6. 0 gerador de ritmo (73) promove nos momentos t1 a t4 a recepção dos valores digitais A1 a A4 digitados, subordinados a janelas digitais, do conversor AD (80) nas memórias (83) a (86), preferencialmente concebidos como registos de deslocamento, de modo a que no momento t4 todos os valores de amplitude determinados A^ a A^ se encontram disponíveis para posterior tratamento em leitura paralela.

Os valores digitados a conduzem aqui às informações 1^ a 1^ que representam os valores binários, pelas seguintes fórmulas: valores binários 1,2: I^ valores binários 3, 4 : I2 valores binários 5, 6 : 1^ valores binários 7, 8 :

+ K + K + K 12 13 14

+ K - K 23 24 0 varrimento é aqui feito pela seguinte ordem: t1 : A3 (de SZ3) t2 : A1 (de SZ1) t3 : A2 (de SZ2) t4 : A4 (de SZ3)

Através dos valores digitados são lidos, nas memórias de valores de correcção (87) a (91) e em função dos valores obtidos, valores de correcção que compensam a percentagem do respectivo trem de oscilações parciais no seu efeito sobre os outros trens de oscilações parciais relativamente aos momentos de varrimento deslocados no tempo. Esta correcção é possível devido à subordinação de fases rígida dos diversos trens de oscilações parciais. As memórias de valores de correcção constituem, assim, "tabelas", endereçadas em função dos valores de entrada digitais. Os índices compõem-se aqui da grandeza de entrada (n-) (influenciadora) e da grandeza visada a influenciar (-n). Os termos aditivos (92) a (94) transmitidos às memórias de valores de correcção reúnem os sinais de saída das memórias de valores de correc- - 26 -

í

ção com as grandezas a influenciar, somando-os ou subtraindo-os. Os valores apurados são transmitidos, de adequada forma binária, à memória de saída (95).

Numa outra variante do modelo, o endereço da memória visado da memória (87) contém, directamente, conforme a FIG. 5, a informação a determinar contida num trem de oscilações total - de acordo com uma palavra portadora de informação. A descodificação processa-se por endereçamento como os valores de janela das amplitudes momentâneas, determinados nos momentos de varrimento que constituem os sinais de endereçamento. E, com efeito, possível demonstrar que a cada informação digital que forma uma palavra portadora de informação nas memórias (82) a (86) pode ser inequivocamente subordinada a correspondente palavra portadora de informação útil. Com uma escolha adequada dos momentos de varrimento, a cada trem de oscilações total transmitido pertence um "perfil binário" diferente, obtido pelo conversor digital analógico, através da junção dos valores de janela determinados nos momentos de varrimento. A descodificação pode processar-se então muito rapidamente por meio de uma "tabela de consulta", assim que se dispõe da informação de um intervalo de transmissão (trem de oscilações total). Esta "tabela de consulta" está concebida como memória sob a forma de uma matriz em que os conteúdos da memória digitais das memórias intermédias (82) a (85) podem formar partes do endereço de uma correspondente matriz de várias dimensões. Segundo o endereçamento físico da memória utilizada, as palavras portadoras de informação parciais dos trens de oscilações - 27 - parciais formam preferencialmente endereços parciais que seleccionam determinadas zonas da memória. Todas as correcções eventualmente necessárias do sinal assim descodificado podem ser efectuadas por meio do correspondente aperfeiçoamento da "tabela de consulta", permitindo, assim, todo o tipo de distorção ou equalização necessária do sinal no canal de transmissão.

Nas FI6. 8a e 8b, é bem visível, na comparação da banda de frequência de um sinal de dados modulado segundo o actual nível tecnológico (FIG. 8a) com a banda de frequência de um sinal transmitido pelo processo do invento (FIG. 8b), o efeito da redução da largura da banda obtida com a mesma taxa de transmissão. Através de "compactação" do espectro, a largura de banda disponível é bastante melhor aproveitada pelo processo do invento. Procedeu-se a uma limitação da largura da banda através de filtragem da banda, aproximadamente 2*SZ3, ou seja, o dobro da frequência mais alta utilizada na transmissão analógica, em escalonamentos digitais. 0 modelo de realização reproduzido na FIG. 9 representa mais uma variante de um circuito de descodificação para o processo do invento. E aqui aproveitado o facto de, numa inversão da polaridade, nas passagens pelo zero de um trem de oscilações parciais essa parcela do sinal não ficar igual a zero, enquanto os trens de oscilações parciais, quer de frequência mais baixa, quer mais alta, produzirem um integral de tempo com o valor de zero. - 28 - II .-Λν ...

No circuito representado na FIG. 9 o sinal de entrada DIAN chega até três grupos de componentes de tratamento de sinal paralelos, designados no desenho por SZ1, SZ2 e SZ3. Cada um dos grupos de componentes SZ1 a SZ3 apresenta um inversor (101) a (103) e dois comutadores comandáveis para o sinal de entrada (104), (105); (106), (107) e (108), (109), em que um deles - (104), (106) e (108) - está ligado directamente ao sinal de entrada DIAN e cada um dos outros - (105), (107) e (109) -através de um inversor. As saídas dos comutadores (104) a (109) são reunidas e ligadas a um integrador (110), (111) e (112) para cada um dos canais de tratamento SZ1 a SZ3. Um conversor digital analógico (113), (114) e (115) é, por sua vez, intercalado atrás de cada integrador.

Atrás de cada conversor digital analógico estão intercalados latches como memórias intermédias (116), (117), (118) e (119) que retêm por pouco tempo o sinal digitalizado, estando previstos no trajecto de tratamento SZ2 3 memórias intermédias, com duas alternadamente acti-vadas. Os sinais binários de saída das memórias intermédias (116) a (119) estão ligados às entradas paralelas de um conversor série/para-lelo (120), que transfere o sinal reconvertido a um lado de saída (121). A descodificação assenta, pois, num comando dos comutadores (104) a (109) sincronizado com a polaridade do respectivo trem de oscilações parciais a avaliar na entrada (sinal DIAN). Os comutadores do trem de oscilações SZ1 com a frequência mais baixa são comandados em função da - 29 - polaridade do sinal de entrada. Um circuito de reconhecimento da polaridade (122) activa aqui, na cadência das semi-ondas do sinal de entrada, os comutadores inversores (104) e (105), de modo a que, à saída do integrador (110), se apresenta o trem de oscilações rectifi-cado - e com ele a respectiva amplitude. 0 circuito de reconhecimento da polaridade (122) revela um certo "efeito de volante", sendo assim independente das parcelas de alta frequência do sinal DIAN. Este "efeito de volante" é, por exemplo, concretizado por um chamado circuito PLL.

Os outros comutadores (106) a (109) são activados, à cadência das semi-ondas dos trens de oscilações SZ2 e SZ3, em que os sinais de comando para estes comutadores são fornecidos por um gerador de ritmo (123) . Este gerador de ritmo é comandado por um oscilador dependente da tensão (VC0) (124), sincronizado, por sua vez, com o circuito de reconhecimento da polaridade (122), de modo que os sinais de comando dos comutadores (106) a (109) do gerador de ritmo (123) correspondem temporalmente às semi-ondas dos trens de oscilações parciais SZ2 (comutador (106) e (107)) e SZ3 (comutador (108) e (109)). 0 gerador de ritmo (123) funciona em sincronização com o circuito de reconhecimento da polaridade (122), oscilando o VC0 (124) com um múltiplo do trem de oscilações SZ1.

Para esse efeito o sinal de entrada sincronizado pelo gerador de ritmo (124) , de acordo com as semi-ondas do trem de oscilações parciais SZ1 (interruptor (125)) e DIAN, é comparado com o respectivo sinal directa- - 30 -

mente derivado através do circuito de reconhecimento da polaridade (122), fornecido pelo comutador (126). Para desacoplar este sinal do sinal de saída (106), está previsto um outro comutador (127) sincroni-zadamente activado com o comutador (107) que transmite o sinal Dl AN em função do circuito de reconhecimento da polaridade (122). Os sinais de saída dos comutadores (125) e (127) são, por isso, somados num circuito somador (126) e integrados depois num circuito de integração (128). A saída do integrador (128) produz-se, assim, com um assincronismo (desvio de frequência) entre o múltiplo da frequência do circuito de reconhecimento da polaridade e o VCO, um sinal de desvio cuja polaridade corresponde ao sentido do desvio. 0 sinal de desvio como sinal de saída do integrador (127) é conduzido ao oscilador dependente da tensão (VCO) (124) como sinal de entrada que fornece, por seu lado, ao gerador de ritmo (123), em função da tensão de saída do integrador (127), um sinal de sincronização dependente da frequência. Deste modo, a descodificação das parcelas de sinal contidas nos trens de oscilações parciais SZ1 a SZ3 é sincronizada com as parcelas de oscilação do sinal de entrada DIAN.

As memórias intermédias (116) a (119) são também comandadas pelo gerador de ritmo (123) numa adequada sequência de tempos. Recebem as últimas parcelas de sinal obtidas por descodificação e memorizam-nas até se registar uma alteração nas suas entradas. 0 trem de oscilações SZ1 contém aqui 4 bits - dois em cada semi-onda. - 31 - 0 trem de oscilações SZ2 contém, em cada onda completa, uma informação digital de três bits, correspondendo cada onda completa do trem de oscilações SZ2 a uma semi-onda do trem de oscilações SZ1. 0 trem de oscilações SZ3 contém dois bits em cada onda completa. Como a frequência é duas vezes superior à do trem de oscilações SZ2, os sinais SZ3 produzem-se duas vezes em cada semi-onda de SZ1, de forma que as duas memórias intermédias (118) e (119) são alimentadas alternadamente com uma nova informação por semi-onda de SZ1.

No espaço de uma semi-onda de SZ1 o conversor série/paralelo (121) é alimentado uma vez em paralelo com o conteúdo de informação de um trem de sinais através de um adequado sinal estroboscópico não representado, obtido do gerador de ritmo (123), para ser depois lido em série no espaço de tempo antes do sinal estroboscópico seguinte.

Entretanto, as memórias intermédias (116) a (119) são novamente alimentadas com a informação posteriormente transmitida de novo ao conver-sor/série paralelo (121) para leitura em série. 0 invento não se limita, na sua versão, ao modelo de realização preferencial atrás referido. Pelo contrário, é admissível uma série de variantes que recorram à solução apresentada, mesmo em realizações de tipo essencialmente diferente.

Claims (16)

1. - 32 - RE I V INDICAÇÕES
2. 2.- Processo para transferência ou armazenamento analógicos de uma informação digital, caracterizado por a informação digital ser impressa no curso de uma oscilação total formada pela sobreposição de vários cursos de oscilações parciais de bandas estreitas e efectuada de acordo com uma ordenação fixa por fases e por a informação digital ser decomposta em informações parciais contidas em vários bits de dados, sendo a amplitude de cada curso de oscilação parcial medida de acordo com os bits de dados da informação parcial de modo a corresponder a um grau de amplitude de uma série de valores discretos contidos num dado grau de amplitude.
3. 29.- Processo para transferência ou armazenamento analógicos de uma informação digital, segundo a reivindicação 1, caracteri zado por o curso da oscilação conter sinais de seno ou afins, em que os valores das amplitudes formam as amplitudes dos senos.
4. 39.- Processo para transferência ou armazenamento analógicos de uma informação digital, segundo a reivindicação 2, caracterizado por um valor de amplitude formar a amplitude de uma meia onda ou as amplitudes de duas meias ondas de uma onda completa. 1
5. 9.- Processo para transferência ou armazenamento analógicos de uma 2 informação digital, segundo a reivindicação 3, caracteri- - 33 - zado por o valor das amplitudes no curso de oscilação parcial de frequência mais baixa formar a amplitude de uma meia onda, enquanto nos cursos de oscilação parcial com frequências mais altas, o valor das amplitudes forma duas meias ondas consecutivas de uma onda completa. 5Q.- Processo para transferência ou armazenamento analógicos de uma informação digital, segundo uma das reivindicações 1 a 4, ca-racter i zado por as frequências dos cursos de oscilações parciais se distinguirem uns dos outros por múltiplos completos. 6Q.- Processo para transferência ou armazenamento analógicos de uma informação digital, segundo a reivindicação 5, caracteri-zado por as frequências dos cursos das oscilações parciais se distinguirem através do factor 2.
6. 72.- Processo para transferência ou armazenamento analógicos de uma informação digital, segundo uma das reivindicações 5 ou 6, ca-racterizado por as passagens nulas dos cursos de oscilação parcial de frequência mais elevada coincidirem com as passagens nulas de cursos de oscilação parcial de frequência mais baixa. 8S.- Processo para transferência ou armazenamento analógicos de uma informação digital, segundo uma das reivindicações 1 a 7, ca-racterizado por a amplitude do curso das oscilações parciais com a frequência mais baixa não atingir valores inferiores - 34 - 'Λ a um valor pré-determinado, em que este é adicionalmente sobreposto aos valores graduais determinados pela informação parcial.
7. 92.- Processo para transferência ou armazenamento analógicos de uma informação digital, segundo uma das reivindicações 1 a 8, carácter izado por a informação digital ser decomposta em informações parciais que serão impressas nos cursos das oscilações parciais de um intervalo de transferência cuja duração corresponde à duração de meia onda ou de uma onda completa do curso de oscilação parcial de frequência mais baixa.
8. 103.- Processo para transferência ou armazenamento analógicos de uma informação digital, segundo uma das reivindicações 1 a 9, ca rácter izado por uma filtragem da frequência do curso da oscilação total com um limite frequencial superior, que, no seu essencial, corresponde ao dobro da frequência do curso de oscilação parcial com frequência mais elevada contida no sinal.
9. 118.- Processo para transferência ou armazenamento analógicos de uma informação digital, segundo uma das reivindicações 1 a 10, ca-racterizado por o curso de oscilação total ser modulado para um sinal portador.
10. 122.- Processo para transferência ou armazenamento analógicos de uma informação digital, segundo a reivindicação 11, caracteri-zado por se tratar de modulação de frequência, de fases ou de - 35 - amplitude. 13Q.- Processo para transferência ou armazenamento analógicos de uma informação digital, segundo uma das reivindicações 1 a 12, ca-racterizado por a recuperação da informação digital se dar na sequência de digitação do curso da oscilação total num espa-çador de tempo pré-estabelecido e de os valores das amplitudes dos cursos de oscilação parcial correspondentes às informações parciais serem retirados das amplitudes momentâneas apuradas.
11. 142.- Processo para transferência ou armazenamento analógicos de uma informação digital, segundo a reivindicação 13, caracter i -zado por as amplitudes momentâneas, num determinado período do curso de oscilação parcial de frequência mais baixa, serem apuradas tendo em consideração o decurso da amplitude de outros eventuais cursos de oscilação parcial. 152.- processo para transferência ou armazenamento analógicos de uma informação digital, segundo a reivindicação 14, caracteri-z a d o por a digitação ocorrer durante a passagem nula de pelo menos uma das oscilações parciais sobrepostas ou através de integração do curso da oscilação total rectifiçado na cadência do curso de oscilação parcial eventualmente a descodificar. 169.- processo para transferência ou armazenamento analógicos de uma informação digital, segundo as reivindicações 7 e 15, carac- - 36 - terizado por o valor da amplitude de um primeiro curso de oscilação parcial de frequência mais baixa ocorrer por meio de digitação dos valores digitados integrados num determinado ponto ou durante um período de tempo para o qual todos os outros cursos de oscilação parciais de frequência mais alta apresentam passagem nula ou se tornam nulos, ao passo que a digitação ou valorização dos outros cursos de oscilação ocorre em determinados momentos ou períodos de tempo para os quais pelo menos um outro curso de oscilação com outra frequência apresenta uma passagem nula ou se torna nulo. 17®.- Processo para transferência ou armazenamento analógicos de uma informação digital, segundo a reivindicação 16, caracteri-zado por a digitação ou valorização ocorrerem no momento 3/8, 1/2, 3/4 e 7/8 da duração de meia onda do curso de oscilação parcial de frequência mais baixa.
12. 189.- Processo para tranferência ou armazenamento analógicos de uma informação digital, segundo uma das reivindicações 1 a 17, ca-terizado por se executar por uma comutação de codificação por parte do emissor consistindo em meios influentes nas amplitudes de um curso de oscilação de frequência limitada, em graus discretos, em que a informação digital é decomposta em informações parciais consistindo em vários bits de dados e de eventualmente ser afectado à informação parcial um valor de amplitude e de fase de um sinal e os sinais serem sobrepostos linearmente e/ou uma - 37 - comutação de descodificação por parte do receptor ser inversamente formada e apresentar discriminadores do valor limiar para transformação dos valores de amplitude nas palavras digitais parciais.
13. 193,- Processo para transferência ou armazenamento analógicos de uma informação digital e sua comutação, segundo a reivindicação 18, caracterizado por estarem previstos os graus de quantificação aos quais são acrescentadas as palavras parciais como sinais de entrada e cujas saídas estão ligadas à sobreposição linear dos sinais com comutação de adição.
14. 209.- Processo para transferência ou armazenamento analógicos de uma informação digital e sua comutação, segundo a reivindicação 19, caracterizado porà comutação de adição ser acoplado um modulador de frequência.
15. 219.- Processo para transferência ou armazenamento analógicos de uma informação digital e sua comutação, segundo uma das reivindicações 18 a 20, caracterizado por a comutação de descodificação por parte do receptor apresentar uma comutação para sincronização dos momentos de referência, efectuada de acordo com as fases, destinados ao apuramento dos valores da amplitude dos cursos de oscilação parcial.
16. 229.- Processo para transferência ou armazenamento analógicos de uma informação digital e sua comutação, segundo a reivindicação 21, - 38 - - 38 -

    caracterizado por uma comutação para alteração do valor da amplitude de um curso de oscilação parcial e/ou do seu estado de fase relativamente à dependência de outros cursos de oscilação parcial de pelo menos um valor de amplitude apurado para um outro curso de oscilação parcial e/ou o respectivo estado de fase relativamente a pelo menos um outro curso de oscilação parcial. LISBOA, 4 de JUNHO de 1990