JPH0445667A - 高圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、陰極線管のアノードに加える高圧出力電圧の
安定化回路が備えられている高圧発生回路に関するもの
である。

〔従来の技術〕

輝度調整等の何らかの原因によりフライバンクトランス
の高圧端側から陰極線管のアノードへ高圧出力を流が流
れると、高圧出力電圧が陣下し、回路の高圧レギユレー
シヨン特性が悪くなるという問題が生じる。このため、
かつては、前記高圧出力電圧の一下分を補正する補正電
圧をフライバックトランスの１次側に加えていたが、こ
の１次側に補正電圧を加える方式は、回路が複雑になり
、装置が大型化し、フライバックパルスの波高値やパル
ス幅が変動するという問題があり、最近においては、補
正電圧をフライバックトランスにおける高圧コイルの低
圧端に加えるタイプのものが、例えば、特開平１−２９
８８７３号公報に提案されている。

この提案装置は、高圧出力電圧の検出手段と、加算電圧
の発生手段と、高圧安定化の制御手段とを備え、高圧安
定化の制御手段は、前記高圧出力電圧の検出手段の高圧
検出結果に基づき、加算電圧発生手段により発生した加
算電圧を制御し、高圧出力電圧の降下分に対応する直流
の補正電圧をフライバックトランスの高圧コイルの低圧
端に加え、高圧出力電圧の安定化を行うものである。

〔発明が解決しようとする課題〕

しかしながら、補正電圧を高圧コイルの低圧端に加える
方式は、補正電圧が高圧コイルの低圧端から高圧端に至
る途中で、高圧コイルの有するリーケージインダクタン
スと分布容量の影響を受けて時定数が大きくなり、補正
電圧の印加速度、つまり、過渡応答が遅れ、高圧出力電
圧の安定化に一定の限界が生じてしまうという問題があ
る。

すなわち、フライバックトランスの高圧側に第３図（ａ
）に示すような高圧出力電流（ビーム電流）が流れると
、フライバックトランス単体では第３図Φ）に示すよう
な電圧降下が生じる。このとき、高圧出力電圧を安定化
するためには、第３図ら）と上下逆パターンの補正電圧
を加えればよい、ところが、この補正電圧を高圧コイル
の低圧端側に加えると、前記過渡応答の遅れにより、補
正電圧の立ち上がりが第３図（Ｃ）に示すようにビーム
電流の立ち上がり位置から遅れ、補正後の高圧出力電圧
は第３図（ｄ）に示すようにかなりの電圧降下分が補正
されないまま残り、高圧出力電圧の安定化を十分に図る
ことができないという間脛がある。前記過渡応答の遅れ
期間は補正不可能区間となり、補正電圧を高圧出力電圧
の低圧端に加える方式では、この補正不可能区間の発生
により、高圧出力電圧の安定化に一定の限界が生じ、高
圧出力電圧のダイナミックレギュレーション特性を十分
に満足することができないという問題がある。

本発明は上記従来の課題を解決するためになされたもの
であり、その目的は、補正電圧を高圧コイルの低圧端に
加えることによって生じる過渡応答の遅れを防止し、ダ
イナミックレギュレーション特性の改善を図って高圧出
力電圧の安定化をより効果的に行うことができる高圧発
生回路を提供することにある。

〔課題を解決するための手段〕

本発明は上記目的を達成するために、次のように構成さ
れている。すなわち、本発明は、フライバックパルスを
昇圧し高圧出力電圧を高圧コイルの高圧端側から高圧整
流ダイオードを介して陰極線管のアノード、に供給する
フライバックトランスと、高圧出力電圧を検出し高圧出
力電圧の降下に対応する補正電圧を高圧コイルの低圧端
側に加える高圧出力電圧の安定化回路とが設けられでい
る高圧発生回路において、高圧コイルの低圧端側と前記
高圧整流ダイオードの出力端側との間には前記補正電圧
をバイパス印加するトップコンデンサが介設されている
ことを特徴として構成されている。

〔作用〕

本発明では、高圧出力電圧が降下すると、高圧出力電圧
の安定化回路が動作し、高圧コイルの低圧端側に直流の
補正電圧が加えられる。この補正電圧は、トップコンデ
ンサを通って直接高圧コイルの高圧端側に印加されるこ
ととなり、高圧コイルのり一ケージインダクタンスや分
布容量に起因する過渡応答の遅れを受けずに補正電圧は
高圧出力電圧に加算される。

〔実施例〕

以下、本発明に係る高圧発生回路の一実施例を図面に基
づいて説明する。第１図には本発明に係る高圧発生回路
の一実施例の回路図が示されている。同図において、フ
ライバックトランスｌはコア２に低圧コイル３と高圧コ
イル４とを巻装してなり、低圧コイル３は図示されてい
ない水平偏向出力回路に接続されている。

高圧コイル４は整流ダイオード５を介して複数のコイル
部分に区分されており、各コイル部分は高圧ボビンに眉
間絶縁紙等を介して積層巻きされている。そして、各層
のコイル部分の巻き終わり側と次の層のコイル部分の巻
き始め側との間には電圧を加算する方向に前記整流ダイ
オード５が接続されている。また、高圧コイル４の最終
段のコイル部分の高圧端は高圧整流ダイオード７を介し
て陰極線管のアノード（図示せず）に接続されている。

高圧出力電圧の検出手段は、・コンデンサ８．９と抵抗
器１０．１１とによって構成されている。コンデンサ８
．９は直列に接続されており、また、抵抗器１０．１１
も直列に接続されており、コンデンサ８の一端側と抵抗
器１０の一端側はともに高圧整流ダイオード７のカソー
ド側に接続されており、コンデンサ９と抵抗器１１の他
端側はアースに接続されている。そして、コンデンサ８
．９の接続部と抵抗器１０．１１の接続部とは互いに共
通接続されており、この共通接続部は、比較増幅器１２
のマイナス側端子に接続されている。また、比較増幅器
１２のプラス側端子には基準電圧発生回路１３が接続さ
れている。この基準電圧発生回路１３は高圧出力電圧の
降下を判断するための基準電圧を与えるものであり、比
較増幅器１２はこの基準電圧発生回路１３から加えられ
る基準電圧と、前記抵抗器１０を通して検出される高圧
出力電圧の検出電圧とを比較し、高圧出力電圧の降下量
に対応する信号を補正電圧制御回路１４に加える。

補正電圧制御回路１４は加算電圧の発生部と、加算電圧
制御部とを備えており、加算電圧制御部は前記比較増幅
器１２からの信号を受けて、パルス幅制御等により加算
電圧発生部で発生した加算電圧を利用して高圧出力電圧
の一下量に対応する直流の補正電圧を作り出し、これを
多倍圧回路（図では２倍圧回路）６を介して高圧コイル
４の低圧端に加えるのである。前記高圧出力電圧の検出
手段と、比較増幅器１２と、基準電圧発注回路１３と、
補正電圧制御回路１４は高圧出力電圧の安定化回路を構
成するが、この回路は前記特開平１−２９８８７３号公
報等により公知であり、その詳細な説明は省略する。

前記多倍圧回路６はダイオード１５．１６と、コンデン
サ１８とによって構成されており、この多倍圧回路６は
補正電圧制御回路１４から加えられる補正電圧を倍圧し
てこれを高圧コイル４の低圧端に加えるものである。な
お、ダイオード１６はフライバックパルスの負側の電圧
が印加されたときにも、回路のアースポイントを確保し
て高圧安定化回路の動作が支障なく行われるようにする
ために設けられるものである。

本実施例において特徴的なことは、高圧コイル４の低圧
端側、この実施例では補正電圧制御回路１４の出力端と
、高圧整流ダイオード７のカソード側との間にトップコ
ンデンサ１７を介設したことである。このように、トッ
プコンデンサ１７を設けることにより、補正電圧制御回
路１４から加えられる補正電圧は高圧コイル４を通らず
に、トップコンデンサ１７でバイパスされて高圧コイル
４の高圧端に直接加えられるのである。

本実施例は上記のように構成されており、以下、その作
用を説明する。何らかの原因により高圧コイル４の高圧
端から陰極線管のアノードにビーム電流が流れると、高
圧出力電圧が陵下し、その電圧降下は、抵抗器１０を通
して検出され、その検出電圧が比較増幅器１２に加えら
れる。比較増幅器１２は基準電圧発生回路１３から加え
られる基準電圧と検出電圧とを比較し、高圧出力電圧の
陪装置に対応する信号を補正電圧制御回路１４に加える
。補正電圧制御回路１４は加算電圧発生部で発生した電
圧を制御し、高圧出力電圧の′降下量を補償するのに必
要な補正電圧を作り出し、これを多倍圧回路６に加える
。

多倍圧回路６はこの補正電圧を倍圧して高圧コイル４の
低圧端に加える。一方、補正電圧制御回路１４からは補
正電圧がトップコンデンサ１７に加えられており、この
補正電圧はトップコンデンサ１Ｂを通して高圧出力電圧
に直接加算される。

このように、補正電圧はトップコンデンサ１７により高
圧コイル４をバイパスさせて高圧コイル４の高圧端側に
直接加えられることから、高圧コイル４のリーケージイ
ンダクタンスや分布容量による時定数の影響を受けるこ
とがなく、これにより、補正電圧印加時の過渡応答の大
幅な改善が達成される。この結果、補正電圧制御回路１
４から補正電圧が加えられると、第２図（ａ）に示すよ
うに、その補正電圧の立ち上がり位置はビーム電流の立
ち上がり位置とほとんど一致し、トップコンデンサ１７
を設けない場合に生じる遅れ期間（第３図（Ｃ））は非
常に小さくなる。したがって、高圧出力電圧が降下した
ときには、極めて迅速に補正電圧が加えられることとな
り、補正後の高圧出力電圧は、第２図℃）に示すように
、例えば、フライバックトランス単体で電圧降下量が２
ＫＶのときに、せいぜい１００ｖ程度の電圧降下量が残
るだけとなり、高圧出力電圧の補正が効果的に行われる
のである。

なお、本発明は上記実施例に限定されることはなく、様
々な実施の態様を採り得る０例えば、上記実施例では、
多倍圧回路６を２倍圧回路により構成したが、これを３
倍圧以上の回路としてもよく、また、補正電圧制御回路
１４から出力される補正電圧だけで高圧出力電圧の降下
量を補正するのに十分な電圧が得られるときは多倍圧回
路を省略することができる。

また、第１図の回路でダイオード１６に並列にコンデン
サを設けたり、コンデンサ８を省略してもよく、様々な
回路変更が可能である。

さらに、上記実施例では、高圧コイル４を整流ダイオー
ド５により分割して多層コイルとしているが、もちろん
整流ダイオード５を省略することもできる。

〔発明の効果］ 本発明は、高圧コイルの低圧端側と、高圧コイルの高圧
端側に設けられる高圧整流ダイオードの出力端との間に
補正電圧をバイパス印加するトップコンデンサを介設し
たものであるから、高圧コイルのり一ケージインダクタ
ンスと分布容量の影響を避けて補正電圧を直接高圧出力
電圧に加算することができる。この結果、補正電圧印加
時の過渡応答の遅れを防止することができ、これにより
、ダイナミック高圧レギュレーション特性の改善が図れ
、高圧出力電圧の安定化をより効果的に行うことが可能
となる。

【図面の簡単な説明】

第１図は本発明に係る高圧発生回路の一実施例を示す回
路図、第２図は同実施例における補正作用の波形説明図
、第３図は補正電圧を高圧コイルの低圧端に加える従来
の高圧発生回路の補正作用を示す波形説明図である。 ｌ・・・フライバックトランス、２・・・コア、３・・
・低圧コイル、４・・・高圧コイル、５・・・整流ダイ
オード、６・・・多倍圧回路、７・・・高圧整流ダイオ
ード、８゜９・・・コンデンサ、１０．１１・・・抵抗
器、１２・・・比較増幅器、１３・・・基準電圧発生回
路、１４・・・補正電圧制御回路、１５．１６・・・ダ
イオード、１７・・・トップコンデンサ、１８・・・コ
ンデンサ。 出願人　　株式会社　打出製作所 代理人　　弁理士　　五十嵐　清

Claims (1)

【特許請求の範囲】
1. フライバックパルスを昇圧し高圧出力電圧を高圧コイル
   の高圧端側から高圧整流ダイオードを介して陰極線管の
   アノードに供給するフライバックトランスと、高圧出力
   電圧を検出し高圧出力電圧の降下に対応する補正電圧を
   高圧コイルの低圧端側に加える高圧出力電圧の安定化回
   路とが設けられている高圧発生回路において、高圧コイ
   ルの低圧端側と前記高圧整流ダイオードの出力端側との
   間には前記補正電圧をバイパス印加するトップコンデン
   サが介設されていることを特徴とする高圧発生回路。