JPH044554B2

JPH044554B2 -

Info

Publication number: JPH044554B2
Application number: JP56011534A
Authority: JP
Priority date: 1981-01-30
Filing date: 1981-01-30
Publication date: 1992-01-28
Also published as: JPS57125856A

Description

【発明の詳細な説明】この発明は、電力給電線の負荷電圧と電流の位
相差検出装置に関する。

一般的に、回路に入力される交流信号は、誘導
性あるいは容量性素子の存在のために、電圧・電
流間で位相差が生じる。このとき、瞬間電力は、
このようにずれた波形で表わされる電圧と電流と
の積となるので、波形が一致している位相差零の
時に比べ、小さい値になる。電圧・電流間で位相
差が生じると、入力された電力が有効に消費され
ていないことになる。したがつて位相差の監視
が、電力の有効消費上重要となる。

電圧と電流との位相差θは、有効電力Ｐと無効
電力Ｑとを用いると次のように表わされる。

ここで√²＋²は皮相電力を表わす。上式に
よると、有効電力、無効電力、皮相電力のうち、
２つの数値がわかると、位相差θが求められる。
従来は、２つの電力測定装置により、前記３電力
のうち２電力を測定し、その出力を割算器に入力
して位相差を求めていた。しかし、この場合には
装置の規模が大きくなるという問題点があつた。

本発明は、上記のような問題点を除去し、電力
を求めることなく、簡単な装置により、位相差を
電圧の形で検出する位相差検出装置の提供を目的
とする。

以下、本発明による一実施例を図面に基づいて
詳細に説明する。第１図は、本発明による位相差
検出装置の構成を説明するためのブロツク図であ
る。計器用変圧器１１は、負荷電圧をこれに比例
した出力信号e_vに変換する。計器用変流器１２
は、負荷電流をこれに比例した出力信号e_iに変換
する。これらの信号e_v，e_iはコンパレータ１３お
よび１４によりパルスに変換される。これらのパ
ルスは、もとの信号の位相のみを正しく保持して
いる。コンパレータ１３および１４からの出力
は、１対で、位相検出回路１５と、位相差−パル
ス幅変換回路１６とに入力される。位相差−パル
ス幅変換回路１６では、前記２パルスの位相差が
180゜未満のときは、位相差に比例したパルス幅を
もつパルスを出力する。しかし、前記２パルスの
位相差が180゜以上のときは、位相差には比例した
ものではなく、360゜とその位相差との差に比例し
たパルス幅をもつパルスを出力する。位相検出回
路１５では、１対で入力する前記２パルスの位相
差が180゜未満であるか否かを検出する。

この位相検出回路１５の出力は、積分回路１７
とパルス幅整形回路１８に入力される。パルス幅
整形回路１８には、さらに位相差−パルス幅変換
回路１６の出力も入力される。

パルス幅整形回路１８の出力は積分回路１９に
入力される。積分回路１７，１９では、入力パル
ス信号をパルス幅に比例した一定電圧に変換し出
力する。積分回路１７，１９の両出方は加算回路
２０で加算される。

次に、具体的な回路を第２図に基づいて説明す
る。コンパレータ１３，１４は各々演算増幅器１
３ａ，１４ａから構成される。信号e_vが演算増幅
器１３ａの、信号e_iが演算増幅器１４ａの、それ
ぞれ非反転入力端に接続される。両演算増幅器の
反転入力端な共に接地される。位相検出回路１５
はＤ−フリツプフロツプ１５ａとアンド回路１５
ｂとから構成される。Ｄ−フリツプフロツプの動
作電源は高電位側がV_DD、低電位側がV_SS（共に図
示しない）である。演算増幅器１３ａの出力端と
Ｄ−フリツプフロツプ１５ａのＤ−端子とが接続
される。演算増幅器１４ａの出力はＤフリツプフ
ロツプ１５ａのクロツクパルスとして入力され
る。アンド回路１５ｂの１入力端は演算増幅器１
３ａの出力端が接続される。アンド回路１５ｂの
他入力端は、Ｄ−フリツプフロツプ１５ａの出力
“”が入力される。位相差−パルス幅変換回路
１６はインバータ１６ａとアンド回路１６ｂから
構成される。このアンド回路１６ｂの１入力端は
演算増幅器１３ａの出力端と接続される。他入力
端は、演算増幅器１４ａの出力端と、インバータ
１６ａを介して接続される。パルス幅整形回路１
８はインバータ１８ａ，１８ｂ、アンド回路１８
ｃ，１８ｄおよびオア回路１８ｅから構成され
る。アンド回路１８ｃの３入力端の各々は、演算
増幅器１３ａの出力端と、Ｄ−フリツプフロツプ
１５ａの出力端と、インバータ１８ａを介して
アンド回路１６ｂの出力端と接続される。アンド
回路１８ｄの１入力端はアンド回路１６ｂの出力
端が、他入力端はＤ−フリツプフロツプ１５ａの
出力端がインバータ１８ｂを介してそれぞれ接
続される。オア回路１８ｅの入力端は、アンド回
路１８ｃの出力端と接続され、オア回路１８ｅの
他入力端は、アンド回路１８ｄの出力端と接続さ
れる。積分回路１７，１９は、共に抵抗とコンデ
ンサから構成される。加算回路２０は抵抗２０
ａ，２０ｂ，２０ｃと演算増幅器２０ｄとから構
成される。アンド回路１５ｂの出力端は抵抗１７
ａの一端が接続され、抵抗１７ａの他端はコンデ
ンサ１７ｂの一端が接続される。コンデンサ１７
ｂの他端は、Ｄ−フリツプフロツプ１５ａの動作
電源V_SSに接続される。オア回路１８ｅの出力端
は抵抗１９ａの一端が接続され、抵抗２０ａの他
端はコンデンサ１９ｂの一端が接続される。コン
デンサ１９ｂの他端は、電源V_SSと接続される。
積分回路１７，１９の出力端の各々は、抵抗２０
ａと２０ｂを介して演算増幅器２０ｄの反転入力
端に接続される。

演算増幅器２０ｄの非反転入力端は接地され、
その反転入力端と出力端には抵抗２０ｃが接続さ
れる。

次に、第２図に示す回路の動作を第３図に基づ
いて説明する。同図中のｃ〜ｊは、第２図中の接
続点における信号波形に対応する。は電流と電
圧の位相差が180゜未満の場合、は180゜以上の場
合である。負荷電圧は、計器用変圧器１１により
e_vに、負荷電流は計器用変流器１２によりe_iにそ
れぞれ変換される。e_v，e_iは入力信号と、振幅が
異なるだけで、位相は全く同じである。これら
は、コンパレータ１３，１４により、位相を正確
に保ちながら、ｃ，ｄに示すようなパルスに変換
される。ｄ点の信号はインバータ１６ａにより反
転されd′に示す信号になる。アンド回路１６ｂで
はｃとd′のアンドをとるので、この回路の出力
は、の場合（e_vに対しe_iが遅相状態）は正確に
位相差をパルス幅に変換している。の場合に
は、e_v，e_iに示すように、e_vに対し、e_iが進相状
態なので、その進んでいる位相差分がパルス幅に
変換される。この状態を第４図に示す。同図中
は位相差が180゜以下、は180゜、は180゜以上の
場合のｅ点の波形に相当している。の場合に
は、位相差が増加するにつれて、パルス幅も矢印
の方向に広がる。の場合には、パルス幅が最大
となる。の時は、位相差の増加につれて、パル
ス幅が減少する。

Ｄ−フリツプフロツプには、Ｄ−端子にｃ点の
信号が、クロツクパルスCKとしてはｄ点の信号
がそれぞれ入力される。の場合、ｄ点の信号が
入力するときには、必ずｃ点の信号が“１”なの
で、“Ｑ”出力は“１”、“”出力は“０”とな
る。の場合は、と逆なので、“”出力は
“１”となる。これを第３図のｆで示す。

ｆ点の信号とｃ点の信号は、アンド回路１５ｂ
に入力される。の場合は、ｆ点の信号が常に
“０”なので、この回路の出力も“０”となる。
の場合は、ｆ点の信号が常に“１”なので、ｃ
点の信号、すわなち、位相角が180゜に相当するパ
ルス幅をもつパルス信号が出力される。

アンド回路１８ｃには、ｅ点の信号の否定信
号、ｃ点の信号、ｆ点の信号が入力する。の場
合、ｆ点の信号が常に“０”なので、この回路１
８ｃの出力も“０”となる。の場合は、ｃ点の
信号から、ｅ点の信号のパルス幅分を引いたパル
スとなる。これは、位相差から180゜を差し引いた
角度に相当するパルス幅をもつパルスである。こ
れを第３図のｈで示す。

アンド回路１８ｄには、ｆ点の信号の否定信号
と、ｅ点の信号が入力する。アンド回路１８ｄの
出力端には、の場合では、ｅ点の信号をそのま
ま出力し、の場合は常に“０”である。これを
第３図のｉで示す。

アンド回路１８ｃ，１８ｄの両出力は、オア回
路１８ｅに入力され、ｊの出力を得る。この出力
はの場合は、位相差に比例したパルス幅をもつ
パルスで、の場合には、位相差から180゜引いた
角度に比例したパルス幅をもつパルスである。

ｇ，ｊの両信号は、共に積分回路１７，１９で
積分される。便宜上、積分回路に入力される信号
を第５図のように、周期をＢ、パルス幅をＡ、パ
ルス高をV_DDとする。積分後の電圧をｘとする
と、積分後も面積は変化しないことにより、ｘ＝Ａ・V_DD／Ｂとなる。この電圧が積分回路１７，１９の出力で
あり、これは周波数の影響を受けない。積分回路
１７では位相差が180゜未満のの場合、“０”出
力で、の場合には、位相角180゜に相当するパル
ス幅を持つパルスを積分した一定電圧を出力す
る。積分回路１９では、位相差が180゜未満の場
合、位相差に比例した電圧を出力し、位相差が
180゜以上の場合、位相差から180゜を差し引いた角
度に比例する電圧を出力する。両積分回路からの
出力が加算回路２０に入力され、第６図に示す出
力を得る。

次にこの発明に基づく他の実施例を第７〜第９
図に基づき説明する。第７図は、構成を示すブロ
ツク図、第８図は実際の回路例を示す図である。

第７図では、構成上、計器用変圧器１１からコ
ンパレータ１４および位相差パルス幅変換回路１
６は、前実施例と同一である。位相検出回路１５
からの出力は、２信号の位相が180゜未満か否かを
示し、その出力信号は位相差分離回路２１に入力
される。位相差−パルス幅変換回路１６は、前実
施例と同様に、180゜以上か未満かを考慮した時に
は、２信号の位相差量に比例したパルス信号を出
力し、その信号が位相差分離回路２１に入力され
る。位相検出回路１５の180゜以上か未満かを表わ
す出力により位相差分離回路２１では、位相差分
の出力が分離される。位相差が180゜未満の場合
は、積分回路２２に、180゜以上の場合は、積分回
路２３に位相差を表わすパルスが入力される。こ
のパルスは両積分回路で一定電圧にされ、符号変
形回路２４に入力される。符号変形回路２４は、
位相差が180゜未満、つまり、遅相のときは正電圧
として180゜以上のときは、負電圧として出力す
る。

次に、具体的な回路例を第８図に基づいて説明
する。位相検出回路１５は、Ｄ−フリツプフロツ
プ１５ａのみで構成される。これへの入力は、前
実施例と同一である。しかし、この出力には、出
力信号“Ｑ”を用いる。

位相差分離回路２１はインバータ２１ａとアン
ド回路２１ｂ，２１ｃとから構成される。アンド
回路２１ｂの１入力端は、アンド回路１６ｂの出
力端と接続される。他入力端は、Ｄ−フリツプフ
ロツプ１５ａの出力端Ｑと、インバータ２１ａを
介して接続される。アンド回路２１ｃの１入力端
は、Ｄ−フリツプフロツプ１５ａの出力端Ｑと、
他入力端は、アンド回路１６ｂの出力端と、それ
ぞれ接続される。

積分回路２２，２３は前実施例の積分回路１
７，１９と構成素子は同一であるが、コンデンサ
の一端を接地しておく点が異なる。積分回路２
２，２３の入力端は、アンド回路２１ｃ，２１ｂ
の出力端とそれぞれ接続される。符号変換回路２
４を構成する演算増幅器２４ａの反転入力端は、
積分回路２２と抵抗２４ｄを介して接続される。
演算増幅器２４ａの出力端と、反転入力端間には
抵抗２４ｅが接続される。

演算増幅器２４ｂの非反転入力端は、積分回路
２３の出力端と接続される。演算増幅器２４ｃの
反転入力端は、演算増幅器２４ａ，２４ｂの出力
端とそれぞれ抵抗２４ｆ，２４ｇを介して接続さ
れる。演算増幅器２４ｃの出力端と反転入力端間
には抵抗２４ｈが接続される。

この実施例回路について第９図に基づいて動作
説明する。第９図は、本回路についての動作タイ
ムチヤートである。同図中のｋ，ｍ，ｎ，ｐは、
第８図中の接続点における信号波形に対称する
は電圧と電流との位相差が180゜未満の場合、は
これらの位相差が180゜以上の場合である。位相検
出回路１５と位相差−パルス幅変換回路１６への
入力信号は前実施例と同一である。Ｄ−フリツプ
フロツプ１５ａの出力は出力Ｑをとるので、第３
図のｆの否定信号となる。第９図に示すように、
この出力は、の場合、常に“１”、の場合、
常に“０”となる。位相差−パルス幅変換回路１
６の出力は前実施例と同一であり、第９図のｋに
示す。アンド回路２１ｃには、ｍ点およびｋ点の
信号が入力される。の場合、ｍ点の信号が常に
“１”なのでｋ点の信号がｎ点にそのまま出力さ
れる。の場合、ｍ点の信号が常に“０”なので
この回路２１ｃの出力も“０”となる。これを第
９図のｎに示す。アンド回路２１ｂには、ｍ点の
信号の否定と、ｋ点の信号が入力される。ここで
は、アンド回路２１ｃと逆で、の場合は常に
“０”の出力をし、の場合には、ｋ点の信号が
そのまま出力される。これを第９図のｐに示す。
積分回路２２，２３では、ｎ，ｐ点の信号をそれ
ぞれ積分している。それぞれの出力は、演算増幅
器２４ａ，２４ｂにより互に符号が異なるものと
なる。さらに演算増幅器２４ｃにより両出力とも
反転される。結局、位相差が電圧にリニア変換さ
れ、の場合の信号が正電圧として出力され、
の場合の信号が負電圧として出力される。これを
第１０図に示す。

以上、説明したように、本発明においては、有
効・無効・皮相電力のうちの２つを測定すること
なく、電力給電線の負荷電圧・電流を表わす信号
を直接用いて、簡単な装置により電圧・電流間の
位相差を検出しうる。しかも、位相差に対応する
パルス幅を有する信号を積分することにより、周
波数の影響がなくなるという効果を有する。

【図面の簡単な説明】

第１図は本発明による位相差検出装置の構成を
示すブロツク図、第２図は第１図の具体的な回路
図、第３図は第２図に示す各点における動作波形
図、第４図は第２図のｅ点におけるパルス幅変化
を示す波形図、第５図は第２図の積分回路出力を
説明するための波形図、第６図は第２図に示す回
路の位相差−出力電圧図、第７図は本発明による
他の実施例の構成を示すブロツク図、第８図は第
７図の具体的な回路図、第９図は第８図に示す各
点における動作波形図、第１０図は第８図に示す
回路の位相差−出力電圧図である。１１……計器用変圧器、１２……計器用変流
器、１３，１４……コンパレータ、１５……位相
検出回路、１６……位相差−パルス幅変換回路、
１７，１９，２２，２３……積分回路。

Claims

【特許請求の範囲】１電力給電線の負荷電圧の位相に応じたパルス
幅を有するパルス信号に変換する第１の手段と、
前記電力給電線の負荷電流の位相に応じたパルス
幅を有するパルス信号に変換する第２の手段と、
前記第１および第２の手段から出力されたパルス
信号間の位相差が180゜以上か未満かを判別して出
力信号を発生する位相検出回路と、前記第１およ
び第２の手段から出力されたパルス信号間の位相
を比較してその位相差に応じたパルス幅を有する
パルス信号を発生する位相差−パルス幅変換回路
と、前記位相検出回路の出力信号により前記位相
差が180゜以上の時は前記位相差−パルス幅変換回
路の出力信号および前記位相検出回路の出力信号
をそれぞれ積分して加算し前記位相差が180゜未満
の時は前記位相差−パルス幅変換回路の出力信号
を積分して前記位相差を積分した値にリニア変換
する手段とを有する位相差検出装置。２電力給電線の負荷電圧の位相に応じたパルス
幅を有するパルス信号に変換する第１の手段と、
前記電力給電線の負荷電流の位相に応じたパルス
幅を有するパルス信号に変換する第２の手段と、
前記第１および第２の手段から出力されたパルス
信号間の位相差が180゜以上か未満かを判別して出
力信号を発生する位相検出回路と、前記第１およ
び第２の手段から出力されたパルス信号間の位相
を比較してその位相差に応じたパルス幅を有する
パルス信号を発生する位相差−パルス幅変換回路
と、この位相差−パルス幅変換回路の出力信号に
基づいて前記位相検出回路の出力信号を前記位相
差が180゜以上の時の信号と前記位相差が180゜未満
の時の信号とに分離する位相差分離回路と、前記
位相差が180゜以上の時は前記位相差分離回路の出
力信号を積分して負電圧にリニア変換し前記位相
差が180゜未満の時は前記位相差分離回路の出力信
号を積分して正電圧にリニア変換する手段とを有
する位相差検出装置。