JPH0445426A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH0445426A JPH0445426A JP2153779A JP15377990A JPH0445426A JP H0445426 A JPH0445426 A JP H0445426A JP 2153779 A JP2153779 A JP 2153779A JP 15377990 A JP15377990 A JP 15377990A JP H0445426 A JPH0445426 A JP H0445426A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electrode
- thickness
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000010409 thin film Substances 0.000 title claims description 30
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 239000010408 film Substances 0.000 claims description 16
- 239000010410 layer Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 238000003860 storage Methods 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 18
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052804 chromium Inorganic materials 0.000 abstract description 5
- 239000011651 chromium Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 239000011521 glass Substances 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
こ産業上の利用分野〕
本発明は、平面的に７レイ状に多数配置される順スタガ
ー型及び逆スタガー型薄膜トランジスタに関し、特にゲ
ート用導電体とドレイン用導電体との層間短絡不良によ
って発生する液晶パネル内の線欠陥不良を低減させるこ
とのできる薄膜トランジスタ及びその製造方法に関する
。
ー型及び逆スタガー型薄膜トランジスタに関し、特にゲ
ート用導電体とドレイン用導電体との層間短絡不良によ
って発生する液晶パネル内の線欠陥不良を低減させるこ
とのできる薄膜トランジスタ及びその製造方法に関する
。
：従来の技術〕
従来、この種の薄膜トランジスタは例えば逆スタガー型
薄膜トランンスタとして第３図に模式的平面図及び第４
図に模式的断面図を示すように、カラス基板ｌ上にゲー
ト電極２としてのＩＴＯやクロム等の膜を所望の形状に
付着形成させ、次にケート絶縁膜上しての二酸化シリコ
ンや窒化シリコン等の層間絶縁膜３を所望の厚みに付着
形成させ、しかる後に能動素子４として機能する非晶質
シリコンあるいは多結晶シリコン、更には次に形成され
るドレイン５やソース６等の電極とオーミックコンタク
トを得るための高濃度のリンやボロン等を含むンリコン
（図示省略）膜を所望の形状に付着形成させて薄膜トラ
ンジスタを製造していた。ドレイン電極やソース電極の
ための金属材料は一般に不透明なアルミニウムやクロム
金属が用いられ、液晶を表示するためのピクセル電極７
は、例えばＩＴＯ膜、酸化スズ等の透明導電膜で構成さ
れ、ソース電極８と電気的に接続されるものであった。
薄膜トランンスタとして第３図に模式的平面図及び第４
図に模式的断面図を示すように、カラス基板ｌ上にゲー
ト電極２としてのＩＴＯやクロム等の膜を所望の形状に
付着形成させ、次にケート絶縁膜上しての二酸化シリコ
ンや窒化シリコン等の層間絶縁膜３を所望の厚みに付着
形成させ、しかる後に能動素子４として機能する非晶質
シリコンあるいは多結晶シリコン、更には次に形成され
るドレイン５やソース６等の電極とオーミックコンタク
トを得るための高濃度のリンやボロン等を含むンリコン
（図示省略）膜を所望の形状に付着形成させて薄膜トラ
ンジスタを製造していた。ドレイン電極やソース電極の
ための金属材料は一般に不透明なアルミニウムやクロム
金属が用いられ、液晶を表示するためのピクセル電極７
は、例えばＩＴＯ膜、酸化スズ等の透明導電膜で構成さ
れ、ソース電極８と電気的に接続されるものであった。
薄膜トランジスタの動作によってドレイン電極からソー
ス電極へ注入された電荷を長時間ピクセル電極上に保存
するためには、所望により層間絶縁膜の下層に下部電極
８及び下部電極パスライン８′を形成し、ピクセル電極
７との間に蓄積容量を形成するものであった。
ス電極へ注入された電荷を長時間ピクセル電極上に保存
するためには、所望により層間絶縁膜の下層に下部電極
８及び下部電極パスライン８′を形成し、ピクセル電極
７との間に蓄積容量を形成するものであった。
上述した薄膜トランジスタは、ゲート電極２あるいはゲ
ート電極パスライン２′とドレイン電極５あるいはドレ
イン電極パスライン５′との交差配線部（第３図斜線部
）にて層間絶縁膜の欠陥等によって層間短絡不良を引き
起こす確率が高く、製造される薄膜トランジスタは低歩
留りとなるものであった。
ート電極パスライン２′とドレイン電極５あるいはドレ
イン電極パスライン５′との交差配線部（第３図斜線部
）にて層間絶縁膜の欠陥等によって層間短絡不良を引き
起こす確率が高く、製造される薄膜トランジスタは低歩
留りとなるものであった。
即ち薄膜トランジスタは単一の基板上に数万〜数百万素
子形成されるが、これに伴って上記の交差配線部は数万
〜数巨万箇所にもなる。これらの交差配線部の層間絶縁
膜中に唯一箇所欠陥があってモ、下層のゲート電極パス
ラインとＪＪ４ （７） ）；１ツイン電極パスライン
とは層間短絡を引き起こし、結果的に製造される薄膜ト
ランジスタアレイ基板は全体として不良となるものであ
った。この層間短絡を引き起こした薄膜トランジスタア
レイを用いて液晶表示パネルを製造した場合には、この
液晶パネルは層間短絡したドレイン電極パスラインとゲ
ート電極パスラインとに相対応して十字状の欠陥線表示
を示し、実用には耐えなし・ものであった。
子形成されるが、これに伴って上記の交差配線部は数万
〜数巨万箇所にもなる。これらの交差配線部の層間絶縁
膜中に唯一箇所欠陥があってモ、下層のゲート電極パス
ラインとＪＪ４ （７） ）；１ツイン電極パスライン
とは層間短絡を引き起こし、結果的に製造される薄膜ト
ランジスタアレイ基板は全体として不良となるものであ
った。この層間短絡を引き起こした薄膜トランジスタア
レイを用いて液晶表示パネルを製造した場合には、この
液晶パネルは層間短絡したドレイン電極パスラインとゲ
ート電極パスラインとに相対応して十字状の欠陥線表示
を示し、実用には耐えなし・ものであった。
またこの薄膜トランジスタアレイを用いて製造される液
晶表示パネルは、液晶中の不純物によって容易に表示の
均一性が損なわれることから、液晶表示パネル状として
のレーサリベ７法は実用に供されていない。
晶表示パネルは、液晶中の不純物によって容易に表示の
均一性が損なわれることから、液晶表示パネル状として
のレーサリベ７法は実用に供されていない。
口課題を解決するための手段〕
本発明の薄膜トランツスタ及びその製造方法は、ドレイ
ン電極（ソース電極）あるし・はシリコン薄膜に被覆さ
れていない領域でかつ層間短絡を胞・起している薄膜ト
ランジスタの少なくとも一つのケート電極をレーザ光線
によって切断し、もってパネル全体に十字状に発生する
前記の線欠陥表示不良を、視認性の低い点欠陥表示不良
に変換してパネルの製造歩留りを高めることにある。こ
の際、前記の露圧ゲート電極切断を容易にならしめ、し
かも前記ゲート電極の切断によって液晶パネル内に混入
するゲート電極材料量を最少ならしめて、製造される液
晶パネルの物理的特性劣化量を最小にすることを目的と
して、前記露出ゲート電極のスリット部を設けることに
ある。
ン電極（ソース電極）あるし・はシリコン薄膜に被覆さ
れていない領域でかつ層間短絡を胞・起している薄膜ト
ランジスタの少なくとも一つのケート電極をレーザ光線
によって切断し、もってパネル全体に十字状に発生する
前記の線欠陥表示不良を、視認性の低い点欠陥表示不良
に変換してパネルの製造歩留りを高めることにある。こ
の際、前記の露圧ゲート電極切断を容易にならしめ、し
かも前記ゲート電極の切断によって液晶パネル内に混入
するゲート電極材料量を最少ならしめて、製造される液
晶パネルの物理的特性劣化量を最小にすることを目的と
して、前記露出ゲート電極のスリット部を設けることに
ある。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の平面図である。蓄積容量の
ための下部電極８及び下部電極パスライン８′として厚
み１００ＯＡのＩＴＯ膜をガラス基板上に所望の形状に
付着形成させ、次にゲート電極２及びゲート電極ノへス
ライン２′として厚み２０００人のクロムを所望の形状
に付着形成させる。ここにおいてケート電極２はスリ、
７１部９を具備する形状に形成される。しＬ・る後にケ
ー）絶縁膜及び層間絶縁膜として厚み２０００人の二酸
化シリコンと厚み５０００人の窒化ソリコンな積層させ
て所望の形状に付着形成させる（図示省略）。能動素子
領域には厚み５０００人の非晶質／リコン薄膜４．並ひ
に次工程で形成されるドレイン電極とソース電極とのコ
ンタクト用としてのリンを含有する厚み１０００人のシ
リコン薄膜（図示省略）を付着させ所望の形状に形成す
る。
ための下部電極８及び下部電極パスライン８′として厚
み１００ＯＡのＩＴＯ膜をガラス基板上に所望の形状に
付着形成させ、次にゲート電極２及びゲート電極ノへス
ライン２′として厚み２０００人のクロムを所望の形状
に付着形成させる。ここにおいてケート電極２はスリ、
７１部９を具備する形状に形成される。しＬ・る後にケ
ー）絶縁膜及び層間絶縁膜として厚み２０００人の二酸
化シリコンと厚み５０００人の窒化ソリコンな積層させ
て所望の形状に付着形成させる（図示省略）。能動素子
領域には厚み５０００人の非晶質／リコン薄膜４．並ひ
に次工程で形成されるドレイン電極とソース電極とのコ
ンタクト用としてのリンを含有する厚み１０００人のシ
リコン薄膜（図示省略）を付着させ所望の形状に形成す
る。
次にドレイン電極５及びドレイン電極パスライン５′、
ソース電極６として厚み２０００人のクロムを所望の形
状に付着形成させ、更に厚み１０００人のＩＴ○膜をソ
ース電極と一部積層させて所望の形状に付着形成させて
ヒリセル電極７を構成する。
ソース電極６として厚み２０００人のクロムを所望の形
状に付着形成させ、更に厚み１０００人のＩＴ○膜をソ
ース電極と一部積層させて所望の形状に付着形成させて
ヒリセル電極７を構成する。
さて第１図においてゲート電極２上においてケート電極
とソースあるいはドレイン電極とが層間短絡している場
合は、前記スリット部において矢印で示す方向にレーザ
光を照射してケート電極を切断する。この操作によって
１対の十字状で線表示される眉間短絡不良は１個の点状
の欠陥を示す現象に変換される。
とソースあるいはドレイン電極とが層間短絡している場
合は、前記スリット部において矢印で示す方向にレーザ
光を照射してケート電極を切断する。この操作によって
１対の十字状で線表示される眉間短絡不良は１個の点状
の欠陥を示す現象に変換される。
第２図は本発明の他の実施例を示す平面図である。本発
明においてはゲート電極２に設けたスリット部を２箇所
としたものであり、第１の実施例に較べて、レーザ光の
照射切断によって液晶表示パネル内の溶出するクロム電
極材料等の不要物を更に削減させるものである。同時に
レーザ切断する位置の視認性が双方向的になり、容易に
層間短絡の修復をすることができる効果をもたらす。
明においてはゲート電極２に設けたスリット部を２箇所
としたものであり、第１の実施例に較べて、レーザ光の
照射切断によって液晶表示パネル内の溶出するクロム電
極材料等の不要物を更に削減させるものである。同時に
レーザ切断する位置の視認性が双方向的になり、容易に
層間短絡の修復をすることができる効果をもたらす。
本発明が上記した効果を呈する以上、本発明の薄膜トラ
ンジスタは発明の範囲を免税しない範囲で形状や寸法、
材料等の制限を受けるものではない。また本発明におい
ては逆スタガー型薄膜トランジスタを例にとって説明し
たが、本発明は当然のことなから類スタガー型薄膜トラ
ンジスタに対しても適用することができる。
ンジスタは発明の範囲を免税しない範囲で形状や寸法、
材料等の制限を受けるものではない。また本発明におい
ては逆スタガー型薄膜トランジスタを例にとって説明し
たが、本発明は当然のことなから類スタガー型薄膜トラ
ンジスタに対しても適用することができる。
二発明の効果〕
以上説明したように本発明はゲート電極部にスリットを
具備する。本発明の薄膜トランジスタを用いた液晶表示
パネルはそれ故、ケート電極かこのスリット部において
レーザ光照射によって溶融切断されたとしても、液晶中
に溶出するクロム等ゲート電極材料の量が最小となる。
具備する。本発明の薄膜トランジスタを用いた液晶表示
パネルはそれ故、ケート電極かこのスリット部において
レーザ光照射によって溶融切断されたとしても、液晶中
に溶出するクロム等ゲート電極材料の量が最小となる。
したがってレーザ修復された液晶表示パネルは均一な画
質の表示をすることができる。これはとりも直さず、薄
膜トランジスタアレイの層間短絡不良によって生じる１
対の十字状の線欠陥不良表示が１個のトランジスタの無
機態欠陥表示に変換されたことを意味する。すなわち、
表示画面全体（３〜２０インチ程度）に十字状に認めら
れる線欠陥が、僅かに０．１箇〜０．３ｎｒｍ程度の点
状の欠陥に修復されたことを意味し、製造される薄膜ト
ランジスタアレイの歩留りは向上する。
質の表示をすることができる。これはとりも直さず、薄
膜トランジスタアレイの層間短絡不良によって生じる１
対の十字状の線欠陥不良表示が１個のトランジスタの無
機態欠陥表示に変換されたことを意味する。すなわち、
表示画面全体（３〜２０インチ程度）に十字状に認めら
れる線欠陥が、僅かに０．１箇〜０．３ｎｒｍ程度の点
状の欠陥に修復されたことを意味し、製造される薄膜ト
ランジスタアレイの歩留りは向上する。
このように本発明は液晶表示パネルの品質を劣化させる
ことなく、容易に製造歩留りを向上させることのできる
薄膜トランジスタレイを提供するものである。
ことなく、容易に製造歩留りを向上させることのできる
薄膜トランジスタレイを提供するものである。
第１区は本発明の薄膜トランジスタの模式的平面図、第
２図は本発明の第２の実施例を示す薄膜トランジスタの
平面図、第３図は従来の薄膜トランジスタを示す平面図
、第４図は第３図のＡ−Ａ線断面図である。 ２・・ ケート電極、２′・・・・・ゲート電極ハスラ
イン、３ ・ケート絶縁長１層間絶縁膜、４・・・非
晶質ノリコン、５・・・・・ＦレインＮ極、５′ドレイ
ン電極ハスライン、６・・・・ソース電極、７ピクセル
電極、８ ・下部電極、８′・・ 下部電極・・スライ
ン、９・・・・・スリット部。 代理人 弁理士 内 原 晋
２図は本発明の第２の実施例を示す薄膜トランジスタの
平面図、第３図は従来の薄膜トランジスタを示す平面図
、第４図は第３図のＡ−Ａ線断面図である。 ２・・ ケート電極、２′・・・・・ゲート電極ハスラ
イン、３ ・ケート絶縁長１層間絶縁膜、４・・・非
晶質ノリコン、５・・・・・ＦレインＮ極、５′ドレイ
ン電極ハスライン、６・・・・ソース電極、７ピクセル
電極、８ ・下部電極、８′・・ 下部電極・・スライ
ン、９・・・・・スリット部。 代理人 弁理士 内 原 晋
Claims (2)
- （１）蓄積容量用下部電極と、ゲート電極と、層間絶縁
膜と、非晶質シリコン層と、ソース及びドレイン電極と
、ソース電極に接続されたピクセル電極とを具備する順
スタガー型及び逆スタガー型構造の薄膜トランジスタに
おいて、前記ゲート電極がスリット部を具備することを
特徴とする薄膜トランジスタ。 - （２）請求項１記載の薄膜トランジスタを製造する方法
において、前記記載の少くとも１ケのゲート電極のスリ
ット部をレーザ光照射によって切断することを特徴とす
る薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2153779A JPH0445426A (ja) | 1990-06-12 | 1990-06-12 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2153779A JPH0445426A (ja) | 1990-06-12 | 1990-06-12 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0445426A true JPH0445426A (ja) | 1992-02-14 |
Family
ID=15569957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2153779A Pending JPH0445426A (ja) | 1990-06-12 | 1990-06-12 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0445426A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63225229A (ja) * | 1987-03-16 | 1988-09-20 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ |
-
1990
- 1990-06-12 JP JP2153779A patent/JPH0445426A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63225229A (ja) * | 1987-03-16 | 1988-09-20 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6475837B2 (en) | Electro-optical device | |
| US4759610A (en) | Active matrix display with capacitive light shield | |
| KR100247628B1 (ko) | 액정 표시 소자 및 그 제조방법 | |
| KR100260359B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
| US6078365A (en) | Active matrix liquid crystal panel having an active layer and an intervening layer formed of a common semiconductor film | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| JPH0381737A (ja) | 液晶表示装置 | |
| KR20050001252A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR100193653B1 (ko) | 축적 캐패시터를 구비한 스태거 tft-lcd 및 그의 제조방법 | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JP2900662B2 (ja) | 薄膜トランジスタアレイ | |
| EP0468711B1 (en) | Matrix-addressed type display device | |
| CN1637474B (zh) | 液晶显示器件及其制造方法 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| US5677547A (en) | Thin film transistor and display device including same | |
| JP2906470B2 (ja) | アクティブマトリックス基板 | |
| JP2546982B2 (ja) | 薄膜トランジスタ | |
| JPH0570156B2 (ja) | ||
| JPH0695186B2 (ja) | 薄膜トランジスタアレイ | |
| US5270845A (en) | Liquid crystal display unit manufacturing method including forming one of two gate line layers of display electrode material | |
| JPH0445426A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH01274116A (ja) | 液晶ディスプレイパネルの製造方法 | |
| JP2000206560A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH05107550A (ja) | 液晶表示装置 |