JPH0444691A - メモリー装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データを記憶し、これを出力するメモリー装
置に関する。

〔発明の概要〕

この発明は複数のメモリ素子から成るメモリアレイのア
ドレスを決定するアドレス入力線と決定されたアドレス
のメモリ素子に記憶させるためのデータを入力するデー
タ入力線と、決定されたアドレスのメモリ素子のデータ
を出力するデータ出力線と、記憶装置の選択、メモリア
レイの書き込み、読み出しを制御する制御線と、または
前言己アドレス入力線、データ人力線、データ出力線制
御線のうち複数が共通に用いられている信号線に、アナ
ログまたは多値で信号を入力することに依り、複数のア
ドレス線、データの入出力線、信号線を少数にまとめる
様にしたものである。

（従来の技術〕 従来高ビットのメモリ装置は多数のアドレス信号線をも
ち、また、データ入出力信号線も多数もつものが多かっ
た。

〔発明が解決しようとする課題〕

しかし、従来の高ビツトメモリ装置は多数のアドレス信
号機をもつため、パッケージが大きくなる、信号線間で
相互干渉があるという欠点があった。この発明は信号線
を少数にすることにより、バフケージサイズを小さくし
、信号線間の相互干渉低減することを目的としている。

〔課題を解決するための手段〕

上記課題を解決するために、この発明は２値の信号デー
タをアナログ値、または多値で伝達する様にした。

〔作用〕

その容量を選択するのに必要なアドレス信号数や、デー
タのパラレル入出力に必要な入出力信号数を２値からア
ナログ化、または多値化することにより、信号線数を減
少させる。

〔実施例〕

以下にこの発明のメモリ装置の実施例を図面に基いて説
明する。第１図はアドレス選択に５ビツトの入力を必要
とする場合のメモリー装置例にした本発明の実施図であ
る。ＤＡ変換器７でアナログ化されたアドレス信号はＡ
Ｄ変換器１により５ビツトの２植体号に変換される。こ
れらの信号はそれぞれローデコーダ２、カラムデコーダ
３に入力され、その信号に応したメモリセルがメモリア
レイ４から選択され、その出力がセンスアンプ５を通じ
データ出力端子に出力される。このときメモリの制御は
制御装置６を通して行われる。第２図に示されているの
は、アナログ信号の２値のアドレス選択信号対応図であ
る。ＤＡ変換器１に入力されたアナログ信号は第２図に
従いアドレス選択信号に変換され、ローデコーダ２、カ
ラムコーダ３に入力される。

本発明の実施例においてはアドレス信号をアナログ入力
化することで５本必要なアドレス信号線を１本にしてい
るが、この他のもデータ人出線、制御ｌｌ、またはこれ
を複合した場合に於いて信号の入出力をアナログ信号化
することで、その信号線を減少させることができる。

また、使用上で多ビットに応した信号変換は高ビットの
ＤＡ変換器を用いれば良いが、高ビツト化できない場合
は、あなろく信号線を複数にすれば良い。

〔発明の効果］ この発明は、以上説明した様に信号をアナログ信号もし
くは多値信号にすることにより、多数の信号線を減少さ
せることができ、これによってパンケージの縮小、ロー
コスト化、信号線間の干渉低減が可能となる。

【図面の簡単な説明】

第１図はこの発明のメモリ装置の回路図、第２図は本発
明に係わるアナログ信号、アドレス信号対応図である。 １、、、ＡＤ変換器 ２０１．ローデコーダ ３１１．カラムデコーダ ４１３．メモリアレイ ５゜ センスアンプ ６゜ ７゜ 制御回路 ＤＡ変換器 以上

Claims (1)

【特許請求の範囲】
1. 複数のメモリ素子からなるメモリアレイのアドレスを決
   定するアドレス入力線と、決定されたアドレスのメモリ
   素子に記憶させるためのデータを入力するデータ入力線
   と決定されたアドレスのデータを出力するデータ出力線
   と、記憶装置の選択、メモリアレイへの書き込み、読み
   出しを制御する制御線と、または、前記アドレス入力線
   、データ入力線、データ出力線、制御線のうち複数が共
   通に用いられている信号線をもつメモリー装置において
   、上記アドレス入力線、データ入力線、データ出力線、
   制御線のうち複数が共通に用いられている信号線のうち
   、少なくとも１つ以上に多値、もしくはアナログ信号を
   与えることを特徴とするメモリー装置。