JPH0439758B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はフロツピーデイスク駆動装置に係り、
特に制御回路部の基板構成に関する。

〔発明の背景〕

フロツピーデイスク駆動装置の制御回路部の構
成方法としては、例えば特開昭59−90274号公報
に示されるように、ヘツド機構に関する信号を処
理する回路とステツプモータを駆動する回路とを
載せた上基板と、全体制御回路とカードエツジ端
子と電源ソケツトとを載せた下基板と、ドライブ
モータ駆動回路を載せたドライブモータ基板とよ
り構成するものが知られている。

この方式は、各機能毎に基板が分れているた
め、相互干渉による悪影響が少ないが、基板毎数
が多いため、基板相互の接続リード線数の増大、
部品点数大より、耐ノイズ性、信頼性、組立性を
低下させていた。

〔発明の目的〕

本発明の目的は、制御回路部の基板を一枚化し
たフワツピーデイスク駆動装置に提供するにあ
る。

〔発明の概要〕

本発明の要点は、回路の集積回路化により部品
実装面積を削減し一枚基板化することで、再生回
路の増幅後大信号出力とヘツドからの微小信号入
力の相対距離が近くなる点を考慮し、ヘツドから
の入力信号ケーブル、入力信号コネクターと混成
集積回路化した再生回路の入出力ピンとの位置関
係を最適化したことにある。

〔発明の実施例〕

（第１図〜第３図） １はシヤーシ、２はヘツド機構、３はステツピ
ングモータ、４はヘツドロード機構、５は零トラ
ツクセンサ、６はインデツクスセンサ、７は入切
スイツチ、８はランプ、９はフロントパネル、１
０はロツクレバー、１１はフロツピーデイスク、
１２はドライブモータ、１６は制御回路部、１７
は印刷配線基板、１８はシステム接続用カードエ
ツジ端子、１９は電源用ソケツト、２０は全体制
御回路および書込回路部、２１はヘツド切替回路
および再生回路部、２２は電圧切替回路および駆
動回路部、２３はモータ駆動回路部である。

以上の如く構成であり、すべての部品はシヤー
シ１上に組付けられる。電源ソケツト１９に、＋
12V、＋5Vの直流電源を接続し、システム接続用
カードエツジ端子１８（以下カードエツジ端子と
いう。）に、フロツピーデイスク駆動装置を制御
するホストシステムからの信号用ケーブルを接続
する。これによりフロツピーデイスク駆動装置
は、動作可能状態となる。

フロツピーデイスク１１はフロントパネル９の
前面挿入口より挿入され、ロツクレバー１０を廻
すことによりドライブモータ１２にチヤツキング
される。ドライブモータ１２は、モータ駆動回路
部２３により一定速度で回転しており、チヤツキ
ングされたフロツピーデイスク１１も一定速度で
回転する。

電圧切替回路および駆動回路部２２により、ヘ
ツドロード機構４が作動し、ヘツド機構２がフロ
ツピーデイスク１１の記録面に押圧される。電圧
切替回路および駆動回路部２２によりステツピン
グモータ３を駆動し、これに係合されているヘツ
ド機構２をフロツピーデイスク１１の半径方向に
移動する。ヘツド機構２は、零トラツクセンサ５
によりイニシヤライズ（初期位置設定）された
後、半径方向の希望位置（トラツク位置）に移動
される。またフロツピーデイスク１１の周方向の
位置（セクター位置）は、インデツクスセンサ６
により、その初期位置をセンスし、その位置より
周方向の希望位置（セクター位置）をサーチし、
ヘツド機構２の下に前記希望位置がきた時、デー
タのリード／ライトを行なう。

データのライトは、カードエツジ端子１８を介
して、ホステシステム（図示せず）より送出され
てくるデータ列を、全体制御回路および書込回路
部２０で信号処理し、ヘツド切替回路および再生
回路部２１を介して、ヘツド機構２によりフロツ
ピーデイスク１１に記録する。またリード時は、
フロツピーデイスク１１に記録されたデータは、
ヘツド機構２で再生され、ヘツド切替回路および
再生回路部２１により選択増幅・微分・デイジタ
ル化された後、カードエツジ端子１８よりホスト
システムに送出される。

入切スイツチ７は、フロツピーデイスク１１を
挿入し、ロツクレバー１０を閉じると、それに係
合して入切スイツチ７がオンする構成となつてお
り、フロツピーデイスク１１挿入時、ドライブモ
ータ１２をある一定時間回転させチヤツキングを
スムーズに行なうようにするものである。本動作
は、ホステシステムとは無関係に、全体制御回路
および書込回路部２０が自動的に行なうものであ
る。

ランプ８は、フロツピーデイスク駆動装置が動
作中である時、全体制御回路および書込回路部２
０により点灯される。またライトプロテクトセン
サ２５は、フロツピーデイスク１１上に貼付され
た書込み禁止シール（図示せず）を検知するセン
サーであり、この信号がオンになると、全体制御
回路および書込回路部２０により電気的にフロツ
ピーデイスク１１への書込み禁止する。

さらに、ヘツド機構２内にはイレーズ部（図示
せず）があり、これは、記録トラツク間の不用エ
リアをイレーズするためのものであり、ライト
時、全体制御回路および書込回路部２０によりオ
ン／オフ制御する必要がある。

次に本発明になる制御回路部１６について詳細
に説明する。１８はシステム接続用カード端子で
あり、ホストシステムとの信号の授受に用いる。
１９は電源用ソケツトであり、フロツピードライ
ブ駆動装置に使用する＋12Vと＋5Vの電源を受
電する。コンデンサC1と抵抗R1は電源用アース
とシヤーシ１とを接続するいわゆるFG用CRであ
る。シヨートプラグアセンブリ２６は、フロツピ
ーデイスク駆動装置の装置番号（ドライブセレク
ト）およびヘツドロード機構４の動作条件を設定
するのに使用する。ターミネータ２７は、カード
エツジ端子１８に接続されるインターフエイスケ
ーブルの終端用抵抗である。２８は零トラツクセ
ンサ５およびインデツクスセンサ６の信号をチエ
ツクするテスト端子。２９は、ヘツド切替回路お
よび再生回路部２１の再生出力をチエツクするテ
スト端子。３０は、ランプ８の駆動回路、ヘツド
ロード機構４動作条件を決めるロジツク回路、ヘ
ツド切替回路および再生回路部２１よりの再生デ
イジタル出力（リードデータ）をゲートするロジ
ツク回路を含んだ混成集積回路である。２０は、
全体制御回路および書込回路部であり、半導体集
積回路２０ａ化されており、前述した如く制御を
行なうためのシーケンスロジツク回路、タイミン
グロジツク回路、ヘツド機構２に書込み電流を流
すための書込回路、イレーズ部にイレーズ電流を
流すためのイレーズ回路、電源の立上り立下り時
にリセツトをかける電源リセツト回路およびステ
ツピングモータ３を駆動するための相順信号発生
回路より成り、その周辺部に上記タイミング回路
の時定数用抵抗、コンデンサおよび書込み電流、
イレーズ電流制限用抵抗を配し、それらを互に接
続して構成される。２１は、ヘツド切替回路およ
び再生回路部であり、混成集積回路２１ａを中心
に構成されており、フロツピーデイスク１１の裏
面（０面）、表面（１面）に対応してヘツド機構
２の内蔵ヘツドを切替えるためのヘツド切替回路
と、ヘツド機構２からの再生信号を、増幅、選択
増幅（フイルター）、微分し、比較回路によりデ
イジタルパルスに変換し、リードデータとする再
生回路とが集積されており、周辺部に上記再生回
路のオフセツト調整用半固定抵抗、抵抗を配し、
それらを互に接続して構成される。２２は、電圧
切替回路および駆動回路部であり、半導体集積回
路２０ａより生成した相順信号を受けてステツピ
ングモータ３を駆動するステツパードライバー２
２ａ、ヘツドロード機構４を駆動するソレノイド
ドライバーと、省電力化を計るためヘツドロード
機構４およびステツピングモータ３に供給する電
圧を、動作中には＋12V、ホールド中には＋5V
に切換えるためのパワーセーブ回路のうち＋12V
電源をオン／オフするための回路とで構成された
混成集積回路２２ｂ、上記パワーセーブ回路の＋
5V電源の供給をスイツチするダイオードD2より
構成される。２３は、モータ駆動回路部であり、
ドライブモータ１２を一定速度で回転制御する回
路であり、速度検出信号を処理する増幅回路、コ
ンパレータ、速度設定用のこぎり波発生回路、速
度検出信号と設定信号との差を比較するサンプル
ホールド回路、混合増幅回路を含んだ制御用半導
体集積回路２３ａとモータドライブのための励磁
相切替信号を得るためのホール素子（ドライブモ
ータ１２に内蔵）の信号を増幅する増幅回路、そ
の増幅回路の出力信号によりドライブモータ１２
の励磁相を切替えるロジツク回路、出力増幅回
路、速度制御信号を受けて速度制御を行なう制御
増幅回路を含んだ半導体集積回路２３ｂを中心と
し、周辺部に上記回路に接続される、フイードバ
ツク用抵抗、時定数用抵抗およびコンデンサ、ノ
イズバイパス用コンデンサ、電流制限用抵抗、サ
ージアブソーバ用抵抗およびコンデンサを配置
し、それらを互に接続して構成される。

コネクタJ03は、ヘツド機構２のリード線を接
続するためのコネクタ、コネクタJ04は、インデ
ツクスセンサ６、入切スイツチ７およびヘツドロ
ード機構４からのリード線を接続するコネクタで
あり、D1はヘツドロード機構４のオン／オフ時
の電圧スパイクを吸収するダイオードである。コ
ネクタJ05は、ステツピングモータ３のリード線
を接続するコネクタ、コネクタJ06は、ランプ８
のリード線を接続するコネクタである。３１は、
零トラツクセンサ５からのリード線であり、印刷
配線基板１７（以下、基板という）に直付けされ
ている。

制御回路部１６は、以上の如く構成されてお
り、前記混成集積回路２１ａの部分を第５図に示
すがここで図に示す様に14番ピンが増幅後出力用
ピン３２であり、１番ピンから６番ピンまでがヘ
ツド機構２からの入力信号用ピン３３となつてい
る。また、入力信号ケーブル２ａは入力信号コネ
クタJ03のハウジングに接触子を差込むため、図
に示すＬ左端からハウジングまで被覆がなく従つ
てシールドが施されていない。当然ながら入力信
号コネクタJ03もシールドは施されていない。未
シールド部分が前述の増幅後信号出力用ピン３２
からの距離が10mm未満であると、入力信号に出力
信号が干渉し入力信号にノイズが生じる。また入
力信号コネクタJ03と混成集積回路２１ａの入力
信号用ピン３３が離れ過ぎていると基板上のパタ
ーンが長くなり外乱を受けやすくなるため、上記
二部分は可能な限り近傍に配置し、パターン長を
最短とする必要がある。本実施例では以上の点を
考慮し、入力信号ケーブルの未シールド部端と前
記増幅後信号出力用ピン３２との距離Ｌを10mm以
上確保すると同時に、未シールド部分３４を混成
集積回路２１ａの入力信号用ピン３３の近傍に配
設する様に入力信号コネクタJ03の位置を決めて
いる。本実施例によれば、出力信号からのノイズ
も防止出来ることに加えて、入力信号ケーブルの
未シールド部の近傍には同レベルの信号ラインし
か存在しないため、他の信号ラインのノイズの影
響を最小限にすることができる効果がある。

本実施例で示した混成集積回路の形状、ピン配
置等はこれに限るものではない。また入力信号用
コネクタの形状、ピン数もこれに限るものでない
ことは明らかである。

〔発明の効果〕

本発明によれば、一枚基板化のために混成集積
回路化したことにより再生回路の増幅後大信号出
力とヘツドからの最小信号入力の相対距離が近く
なつたにもかかわらず、耐ノイズに非常にすぐれ
た、制御回路部の一枚基板化を計ることができ、
耐ノイズ性、組立性を向上できる効果がある。

【図面の簡単な説明】

第１図はフロツピーデイスク駆動装置の上面
図、第２図は同下面図、第３図は同正面図、第４
図は同後面図、第５図は制御回路部の部分拡大図
である。 １…シヤーシ、２…ヘツド機構、２ａ…入力信
号ケーブル、２１ａ…混成集積回路、３２…増幅
後信号出力用ピン、３３…入力信号用ピン、３４
…入力信号ケーブル未シールド部。

Claims (1)

【特許請求の範囲】
1. １ フロツピーデイスクにヘツド機構を介してデ
   ーター信号の記録再生を行なうフロツピーデイス
   ク駆動装置で、再生回路部に混成集積回路を用い
   たものにおいて、混成集積回路の増幅後信号出力
   ピンの近傍に、ヘツド機構からの入力信号ケーブ
   ルのシールド部分が配置される様に構成し、前記
   入力信号ケーブルの未シールド部分及び入力信号
   用コネクターは、前記混成集積回路の入力信号用
   ピンの近傍に配置される様に構成し、同時に前記
   入力信号ケーブルの未シールド部分及び入力信号
   用コネクターは、混成集積回路の増幅後信号出力
   用ピンから少なくとも10mm以上の距離をとる様に
   混成集積回路、入力信号ケーブル、入力信号用コ
   ネクタを基板上に配置したことを特徴とするフロ
   ツピーデイスク駆動装置。