JPS6163988A

JPS6163988A - フロツピ−デイスク駆動装置

Info

Publication number: JPS6163988A
Application number: JP18466684A
Authority: JP
Inventors: Kanji Yamamoto; 山本　完治; Isao Yamazaki; 山崎　功
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-09-05
Filing date: 1984-09-05
Publication date: 1986-04-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、フロッピーディスクＢｕ　”ｌｈ装置に係り
、特に制御回路部の基板構成に関する。

〔発明の背景〕

フロッピーディスク駆動装置の制御回路部の構成方法と
しては、例えば特開昭５９−９０２７４号公報に示され
るように、ヘッド機構に関する信号を処理する回路とス
テップモータを、駆動する回路とを載せた上基板と、全
体’、１ｉｌｌ　市回路とカードエツジ端子と電源ソケ
ットとを載せたド基板と、ドライブモータ駆動回路を載
せたドライブモータ基板トより構成するものが知られて
いる。

〔発明の目的〕

本発明の目的は、旨密度実装可能な制御回路部とし、基
板の一枚化を計ったフロッピーディスク、駆動装置を提
供するにある。

〔発明の概要〕

本発明の要点は、回路の集積化により部品点数を削減す
るとともに１．！Ｊ頃回路化の分割を、信号の大きさに
より行なうようにしたことにある。

この方式は、各機能毎に基板が分れているため、相互干
渉による悪影響が少ないが、基板毎数か多いため、基板
相互の接続リード線数の増大、部品点数人より、耐ノイ
ズ性、信頼性１組立性を低下させていた。

〔発明の実施例〕

本発明の一実施例を図を用いて詳ｎＪＥに説明する。

（第１図〜第４図）１はシャーシ、２けヘッド機構、３はステッピングモー
タ、４はヘッドロード機構、５は零トラツクセンサ、６
はインデックスセンサ、７は大切スイッチ、８はランプ
、９はフロントパネル、１０はロックソバ−，１１はフ
ロッピーディスク、１２はドライブモータ、１６は制御
回路部、１７は印刷配線基板、１８はシステム接続用カ
ードエツジ端子、１９は電源用ソケット、２０は全体制
御回路および書込回路部、２１はヘッド切替回路および
再生回路部、２２は電圧切替回路および駆動回路部、２
３はモータ、駆動回路部である。

以上の如く構成であり、すべての部品はシャーシ１上に
組付けられる。電源ソケット１９に、＋１２Ｖ、＋５Ｖ
の直流電源を接続し、システム接続用カードエツジ端子
１８（以下カードエツジ端子という。）に、フロッピー
ディスク駆動装置を制御するホストシステムからの信号
用ケーブルを接続する。これによりフロッピーディスク
駆動装置は、動作可能状態となる。

フロッピーディスク１１は、フロントパネル９の前面挿
入口より仲人され、ロックＶパー１０を廻すことにより
ドライブモータ１２にチャッキングされる。ドライブモ
ータ１２は、モータ駆動回路部２３により一定速度で回
転しており、チャッキングされたフロッピーディスク１
１も一定速度で回転する。

電圧切替回路および駆動回路部２２により、ヘッドロー
ド機構４が作動し、ヘッド機構２がフロッピーディスク
１１の記録面に押圧される。電圧切替回路および駆動回
路部２２によりステッピングモータ３を枢動し、これに
係合されているヘッド機構２をフロッピーディスク１１
の半径方向に移動する。ヘッド機構２は、零トラツクセ
ンサ５によりイニシャライズ（初期位置設定）された後
、？半径方向の希望位置（トラック位置）に移動される。ま
たフロッピーディスク１１の周方向の位置（セクター位
置）は、インデックスセンサ６により、その初期位置を
センスし、その位置より周方向の希望位置（セクター位
置）をサーチし、ヘッド機構２の下に前記希望位置がき
た時、データのリード／ライトを行なう。

データのライトは、カードエツジ端子１８を介して、ホ
ストシステム（図示せず）より送出されてくるデータ列
を、全体制御回路および書込回路部２０で信号処理し、
ヘッド切替回路および再生回路部２１を介して、ヘッド
機構２によりフロッピーディスク１１に記録する。また
リード時は、フロッピーディスク１１に記録されたデー
タは、ヘッド機構２で再生され、ヘッド切替回路および
再生回路部２１により選択増幅・微分・ディジタル化さ
れた後、カードエツジ端子１８よりホストシステムに送
出される。

大切スイッチ７は、フロッピーディスク１１を挿入し、
ロックレバ−１０を閉じると、それに係合して大切スイ
ッチ７がオンする構成となっており、フロッピ−ディス
ク１１挿入時、ドライブモータ１２をある一定時間回転
させチャッキングをスムーズに行なうようにするもので
ある。本動作は、ホストシステムとは無関係に、全体制
御回路および書込回路部２０が自動的に行なうものであ
る。

ランプ８は、フロノピーデ・イスク、パ動ｉｆが動１′
「中である時、全体重１ｊ征０回路および書込回路２０
により点灯さノしる。またライトプロテクトセンサ２５
ば、フロッピーディスク１１上に貼付された書込み禁止
７−ル（図示せず）全倹知するセンサーであり、この１
６号がオ／しご、′ｔ−ると、全体制御回路あ・よびＡ
地回路部２０により心気的にフロッピーディスク１１−
＼のｎ込み？ｃ’Ｍ止する。

さらに、ヘッド機構２内にはイＶ−ズ部（図示せず）が
あり、こｔ”ｔは、記録トラック間の不用エリアをイＶ
−ズするためのものであり、ライト時、全体制御回路お
よびｄ地回路部２０によりオン／オフｉ１１制御する必
要かめる。

次に、（ｂ（］御創口部１６について詳ＪＩＢに説明す
る。

１８は／ステム接続用エツジカード端子であり、ボスト
ンステムとの信号の授受に用いる。１９は電源用ノケノ
トであり、７０ノビ−ドライブ駆動装置に開用する＋１
２Ｖと＋５Ｖの電源を受電する。コンデンサＣ１と抵抗
Ｒ１は４源用アースとシャーシ１とを接続するいわゆる
ＦＧ用ＯＲである。ショートプラグアセンブリ２６は、
フロッピーディスク駆動装置の装置番号（ドライブセレ
クト）およびヘッドロード機構４の動作条件を設定する
のに使用する。ターミネータ２７は、カードエツジ端子
１８に接続されるインターフェイスケーブルの終端用抵
抗である。２８は零トラツクセンサ５およびインデック
スセンサ６の信号をチェックするテスト端子、２９は、
ヘッド切替回路および再生回路部２１の再生出力をチェ
ックするテスト端子。３０は、ランプ８の駆動回路、ヘ
ッドロード機構４の動作条件を決めるロジック回路、ヘ
ッド切替回路および再生回路部２１よりの再生ディジタ
ル出力（リードデータ）をゲート−ｊるロジック回路を
含んだ混成集積回路である。２０は、全体制御回路およ
び書込回路部であり、半導体集積回路２０ａ化されてお
り、前述した如く制御を行なうだめのシーケンスロジッ
ク回路、タイミングロジック回路、ヘッド機構２に書込
み電流を流すための書込回路、イＶ−ズ部にイＶ−ズ電
流を流すためのイＶ−ズ回路、電流の立上り立下シ時に
リセツ）ｋかける１ａ源リセット回路およびステッピン
グモータ３を枢動するための相順信号発生回路より成り
、での周辺部に上記タイミング回路の時定数用抵抗、コ
ンデンサおよび書込み電流、イＶ−ズ也流制限用抵抗を
配し、それらを互に接続して構成される。２１は、ヘッ
ド切替回路および再生回路部であり、混成集積回路２１
ａを中心に構成されており、フロッピーディスク１１の
裏面（Ｏｉｍ）、表面（１面）に対応してヘッド機構２
の内蔵へノドを切替えるためのヘッド切替回路と、ヘッ
ド機構２からの再生１６号を、増幅、選択増１−（フィ
ルター）、微分し、比較回路によりゲイジタルパルスに
変戻し、リードデータとする再生回路とが集積きれてお
り、周辺部て上記再生回路のオフセットＡｎ用半固定抵
抗、抵抗を配し、そｎらを互に接続して構成きＪＬる。

２２は、電圧切替回路および・駆動回路部であり、半導
体集積回路２０２より生成した相順１ｇ号を受けてステ
ッピングモータ３全車動するステッパードライバー２２
ａ、ヘッドロード機構４ヲ１駆動するンＶメイドドライ
バーと、省電力化を計るためヘッドロード機構４および
ステッピングモータ３に供給する電圧を、動作中には＋
１２ｖ、ホールド中には＋５Ｖに切換えるためのパワー
セーブ回路のうち＋１２ｖ電源をオン／オフするための
回路とで構成された混成集積回路２２ｂ１上記パワ一セ
ーブ回路の＋５ｖ厄源の供給をスイッチするダイオード
Ｄ２より構成さｆる。２３は、モータ駆動回路部であり
、ドライブモータ１２を一更速度で回転制御する回路で
おり、速度検出信号を処理する増幅回路、コンパレータ
、速度設屋用のこぎり波発生回路、速度検出信号と設定
１８号との差を比較するアンブルホールド回路、混合層
幅回路を含んだｔｌｆｌｌ−用半導体集積回路２３ａと
モーメトライブのための励磁相切替１ｇ号を得るための
ホール素子（ドライブモータ１２に内蔵）の１ｇ号ｔｍ
幅する増幅回路、その増幅回路の出力信号によりドライ
ブモータ１２の励磁相金切、訃えるロジック回路、出力
増幅回路、速度制御ａｌｌ１ｇ号を受けて速度制御を行
なう割＠層幅回路を５”んた半導体：５債回路２３ｂを
中心とし、）、１辺ｔｌ（Ｓ＆ζ上記回路に接続てれる
。フィードバック用抵抗、時定数用抵抗およびコンデン
サ、ノイズバイパス用コンデンサ、風流制限用抵抗、サ
ージアブソーバ用抵抗およびコンデンサを配置し、−ビ
ｔ１．らを互に接続して１４成される。

コネクタＪＯ３は、ヘッド機構２のリード線を接続する
ためのコネクタ、コネクタＪＯ４は、インデックスセン
サ６、入切スイッチ７およびヘッドロード鳴措４かもの
リード線を接続するコネクタであり、Ｄｌはヘッドロー
ド機構４のオン／オフ時の１圧スパイクを吸収するダイ
オードである。

コネクタＪＯ５は、ステッピングモータ３のり一ドア改
を接続するコネクタ、コネクタＪＯ６は、ランプ８のリ
ード線を接続するコネクタである。

３１は、零トラツクセンサ５からのリード線であり、印
刷配線基板１７（以下、基板という）に直付けされてい
る。

制御回路部１６は、以上の如く構成されており、基板１
７上に全て搭載され、基板１７は一枚の印刷配線基板で
構成されている。

制御回路部１６の回路ブロック図をＷＪ５図に示す。

以下、本発明になる回路ブロックの構成について詳述す
る。（第５図）図において、全体、ｌＩｌ制御回路および書込回路部２
０内にある半導体集積回路２０ａは、フロッピーディス
ク駆動装置の制御の中心素子であり、前述した如く制御
を行なうためのシーケンスロジック回路、タイミングロ
ジック回路、ヘッド機構２に書込み電流を流すための書
込回路、イレーズ部にイレーズ電流を流すためのイレー
ズ電流、電源の立上り立下り時にリセットをかける電源
リセット回路およびステッピングモータ３を駆動するた
めの相順信号発生回路よシ構成された、一般に、ＦＤＤ
メカコントロールＩＣと呼ばれている集積回路であり、
外付は部品または回路として、上記タイミング回路の時
間決定用コンデンサＣ６゜Ｃ１２，ＣＩＯ，Ｃ１１，Ｃ
９と抵抗３５〜３９省′框力をはかるためヘッドロード
機構４とステッピングモータ３への供給電圧を、動作中
のみ＋１２Ｖとし、ホールド中は＋５ｖに切替るための
？に圧切替回路４０、ヘッドロード機構４を駆動するた
めのソノノイドドライバー４１、ステッピングモータ３
を駆動するステッパードライバー２２ａ１ランプ８を駆
動するランプドライバー４２、ヘッドロード機構４の動
作条件を決めるＨＬロジック回路４３、ヘッド切替回路
および再生回路部２１よりの再生ディジタル出力（リー
ドデータ）４５をゲートしドライブするバッファ回路４
４とを接続して構成する。さらに、ヘッド切替回路およ
び再生回路部２１とモータ４屯動回路部２３とにより構
成される制御回路部１６において、比較的ノイズに弱く
、配線長を短かくしておく必要のある、上記タイミング
用抵抗３５〜３９と零トラツクセンサ５、ライトプロテ
クトセンサ２５、インデックスセンサ６、大切スイッチ
７に接続される信号用抵抗とを信号用として、１つの混
成集積回路２０ｂとし、電源の大切、スイッチング等を
行なう、上記１圧切替回路４ｏとソノノイドドライバー
４１とを電力用として、他の１つの混成集積回路２２ｂ
とし、ロジック等の中信号の部分として、上記ランプド
ライバー４２とＨＬロジック回路４３とバッファ回路４
４とをロジック用として、もう１つの混成集積回路３０
とし、さらに、ヘッド切替回路および再生回路部２１の
如く、ヘッド機構２からの微小信号を、層幅・フィルタ
リング・微分・ディジタル変換と一連の信号処理を行な
う部分は、短距離配線することにより浮遊容量・配線イ
ンダクタンスの影響が少なく、信頼性の高い回路となる
ため、１つの混成集積回路２１ａとし、また、モータ駆
動回路２３け、発生ノイズが大きく、上記他の回路と独
立しているため、その１１ｔｌｌ姉用集積回路２３ａの
フィードバック用抵抗をモータ用として、１つの混成集
積回路２３ｃとして構成した。

以上の如く、扱う１６号の大きさ、機能、期用場所に応
じて、そ１１それ独立した混成集積回路とすることによ
り、耐ノイズに強く、配線長を短かくでき、信頼性が高
く、高密度実装可能なＩｒ制御回路部１６とすうことが
できる。

〔花明の効果〕

本発明によれば、ノイズの影響を受けない混成集積回路
を４１乍成することがでさ、制御回路部の耐・ノイズ性
向上、信頼性向上を計ることができる効果がある。

【図面の簡単な説明】

第１図はフロッピーディスク駆動装置の上面図、第２Ｍ
は同下面図、第３図は同正面図、第４図は同後面図、第
５図は１トリ御回路部の回路ブロック図である。１・・・７ヤーシ、２・・・ヘッド機＆’９．３・・・
ステッピングモータ、４・・・へ、ノドロード機構、１
１・・・フロッピーディスク、１２・・・ドライブモー
タ、１６・・・制卸回路部、１７・・・印刷配線基板、
１８・・・カードエツジ端子、１９・・・電源ソケッｌ
−１２０・・・全体制御回路および書込回路部、２１・
・・ヘッド切替回路および再生回路部、２２・・・１圧
切替回路および駆動回路１部、２３・・・モータ１駆動
回路部、２０ａ・・・ＦＤＤメカコントＯ−／Ｌ’ｌＣ
％　　２０ｂ、２１ａ、２２ｂ。３０．２３ｃ・・・混成集積回路。

Claims

【特許請求の範囲】１、フロッピーディスクを駆動するドライブモータ、デ
ータのリード／ライトを行なうヘッド機構、そのヘッド
機構を移動させるステッピングモータ、システムと接続
し信号の授受を行なうカードエッジ端子、電源を受電す
る電源ソケット、前記ヘッド機構のリード線を接続する
コネクタ、各種制御および信号処理を行なう制御回路部
、この制御回路部を搭載する印刷配線基板、前記カード
エッジ端子、電源ソケット、コネクタを前記印刷配線基
板上に形成・搭載するとともに、上記制御回路部内に、
全体制御回路および書込回路部とヘッド切替回路および
再生回路部とモータ駆動回路部と電圧切替回路および再
生回路部とがあり、上記全体制御回路および書込回路部
にＦＤＤメカコントロールＩＣを有するフロッピーディ
スク駆動装置において、ＦＤＤメカコントロールＩＣに
接続される、タイミング抵抗またはタイミング抵抗と他
の小信号用抵抗とを、１つの独立した混成集積回路とし
たことを特徴とする制御回路部を有するフロッピーディ
スク駆動装置。２、ＦＤＤメカコントロールＩＣの周辺部に用いられる
ロジック部を１つの混成集積回路と、電圧切替回路およ
び駆動回路部用として１つの混成集積回路と、ヘッド切
替回路および再生回路部用として１つの混成集積回路と
、モータ駆動回路部用として１つの混成集積回路とを、
それぞれ独立して構成したことを特徴とする特許請求の
範囲第１項記載のフロッピーディスク駆動装置。