JP2001028104A - 磁気記録再生装置および信号伝送方法 - Google Patents

Abstract

(57)【要約】 【課題】 コントロールチップとフロントチップの間の
接続線数を削減する。 【解決手段】 コントロールチップ７８とフロントチッ
プ２７の間の接続線数を５本とし、第１と第２の接続線
４７には差動の記録信号３０および再生信号４６と同相
の記録／再生制御信号とシリアルインタフェース伝送時
にはクロック信号５３およびシリアルデータ信号５４、
第３の接続線５８には異常検出信号（ＦＬＴ）およびモ
ード制御信号（mode）、第４の接続線には電源、第５の
接続線にはＧＮＤを割り当てる。 【効果】 コントロールチップとフロントチップの間の
接続線数を削減できる。このため、配線パッドの数を削
減でき、チップサイズを小さく出来る。よって、磁気ヘ
ッドの近傍にフロントチップを搭載でき、高周波記録再
生すなわち高速データ転送が可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、磁気記録再生装置
および信号伝送方法に関し、さらに詳しくは、コントロ
ールチップおよびフロントチップの２チップ構成にした
Ｒ／Ｗ−ＩＣ（記録再生用集積回路）でコントロールチ
ップとフロントチップの間の接続線数を削減できる磁気
記録再生装置および信号伝送方法に関する。なお、本発
明における磁気記録再生装置には、磁気ディスク装置、
磁気テープ装置、磁気記録再生特性評価装置が含まれ
る。

【０００２】

【従来の技術】図１３および図１４を用いて、従来の磁
気ディスク装置の構成を説明する。図１３に示すよう
に、磁気ディスク装置は、ヘッドディスクアセンブリ
（ＨＤＡ）１０と、記録再生制御回路１１とで構成され
ている。ＨＤＡ１０は、磁気記録媒体１３を積層したス
ピンドル部１２と、磁気ヘッド１４を搭載したキャリッ
ジ部１５とで構成されている。キャリッジ部１５は、磁
気ヘッド１４を磁気記録媒体上でシークおよび位置決め
させるためのボイスコイルモータ（ＶＣＭ）１７と、ア
ーム１８と、そのアーム１８の先端に取付けたサスペン
ション１９と、そのサスペンション１９の先端に取付け
た磁気ヘッド１４と、記録信号および再生信号を伝送す
るフレキシブル・パターンド・ケーブル（ＦＰＣ）１６
と、そのＦＰＣ１６に搭載したＲ／Ｗ−ＩＣ２０と、Ｒ
／Ｗ−ＩＣ２０と磁気ヘッド１４の間の記録信号および
再生信号を中継する中継接続線２１およびプリント配線
２６とで構成されている。ＨＤＡ１０と外部装置の間に
は、記録再生制御回路１１がある。記録再生制御回路１
１には、信号処理ＬＳＩ２２と、ハードディスクドライ
ブ制御（ＨＤＤcontrol）回路２３とが搭載されてい
る。ＨＤＡ１０のコネクタ２５−１と記録再生制御回路
１１のコネクタ２５−２を接続することにより、Ｒ／Ｗ
−ＩＣ２０と信号処理ＬＳＩ２２とを接続する。また、
記録再生制御回路１１の外部インタフェース２４を介し
て、外部装置と接続する。

【０００３】図１４は、アーム１８，サスペンション１
９および磁気ヘッド１４の拡大図である。アーム１８の
横に沿うように中継接続線２１がある。サスペンション
１９上には、プリント配線２６があり、接続点２８にて
中継接続線２１とプリント配線２６が接続される。プリ
ント配線２６の先端に磁気ヘッド１４が接続されてい
る。Ｒ／Ｗ−ＩＣ２０から磁気ヘッド１４までの接続線
数は、４本（再生ヘッド用２本、記録ヘッド用２本）ま
たは５本（再生ヘッド用３本、記録ヘッド用２本）であ
る。

【０００４】上記のような磁気ディスク装置では、大量
のデータを限られた記録領域に記録し、短時間で大量の
データを記録再生するために、高記録密度化技術および
データの高速転送化技術（記録再生周波数の高周波化技
術）が必須である。高記録密度化技術の推進には、磁気
ヘッドの改良、サーボ技術およびサスペンションの改良
による位置決め精度の向上が行われている。データの高
速転送化技術（記録再生周波数の高周波化技術）の推進
には、Ｒ／Ｗ−ＩＣなどのエレクトロニクス部品の改良
および記録信号および再生信号の伝送特性の改良により
行われている。

【０００５】また、記録信号および再生信号の伝送特性
の改良のために、Ｒ／Ｗ−ＩＣのヘッド近接配置も行わ
れている。このＲ／Ｗ−ＩＣのヘッド近接配置に関して
は、例えば、Ｒ／Ｗ−ＩＣを磁気ヘッドに搭載（特開昭
６０−６１６号公報）する、または、サスペンションに
搭載する（特開平３−１０８１２０号公報）の提案があ
る。しかし、Ｒ／Ｗ−ＩＣには電源線をはじめ信号線や
制御線など多くの線が必要になるため、小型化の進む磁
気ヘッドやサスペンションにＲ／Ｗ−ＩＣを搭載するこ
とは、現実的には不可能になっている。

【０００６】そこで、実現可能な技術として、次のよう
なＲ／Ｗ−ＩＣの２チップ構成が提案されている。 （１）特開平３−１０８１２０号公報では、Ｒ／Ｗ−Ｉ
ＣをＩＣ本体とＩＣ分割体の２チップ構成とし、ＩＣ分
割体のみを磁気ヘッドまたはサスペンションに搭載し、
ＩＣ本体はアームに設置する。 （２）ＤＩＳＣＯＮ−ＵＳＡ‘９８でＴＤＫ社から発表
されたＲ／Ｗ−ＩＣは、コントロールチップ（チャネル
ＬＳＩとのインタフェースおよび各種制御）とフロント
チップ（主としてヘッドドライバとプリアンプ）の２チ
ップ構成とされ、フロントチップは磁気ヘッドの近傍に
搭載し、コントロールチップはアームに配置する。 これらの従来技術により、Ｒ／Ｗ−ＩＣのフロントエン
ド機能（ヘッドドライバとプリアンプ）を磁気ヘッドの
近傍に配置することが実現可能になった。

【０００７】一方、ヘッドスライダおよびヘッドを支え
るためのジンバルは、高記録密度化とともに小さくなっ
ている。従って、磁気ヘッドの近傍にフロントチップを
搭載するためには、フロントチップのサイズを小さくす
る必要がある。ところが、チップのサイズは、配線用パ
ッドの占有面積で基本的に決まるため、回路本体を小さ
くしても、接続線数が同じであれば、小さくできない。
換言すれば、フロントチップのサイズを小さくするため
には、フロントチップへの接続線数を削減する必要があ
る。

【０００８】

【発明が解決しようとする課題】上記従来技術（１）
は、インダクティブヘッドによる記録再生を前提にして
いるが、ＩＣ本体とＩＣ分割体の間の接続線数を６〜１
０本より少なくできると示唆している。しかしながら、
少なくした接続線に具体的にどのように信号を割り当て
るかは開示していないため、接続線数を実際にどのよう
に削減できるのか不明である。特にＭＲヘッドにおい
て、接続線数を実際にどのように削減できるのかは不明
である。一方、上記従来技術（２）では、フロントチッ
プとコントロールチップ間の接続線数が１０本になって
いる。そこで、本発明の目的は、フロントチップとコン
トロールチップ間の接続線数を削減することが出来る磁
気記録再生装置および信号伝送方法を提供することにあ
る。

【０００９】

【課題を解決するための手段】第１の観点では、本発明
は、磁気ヘッドと、コントロールチップおよびフロント
チップの２チップ構成の記録再生用集積回路とを有する
磁気記録再生装置において、コントロールチップとフロ
ントチップの間の接続線数が７本であり、次のいずれか
の構成の磁気記録再生装置を提供する。 （１）第１と第２の接続線には差動の記録信号および再
生信号と同相の記録／再生制御信号、第３の接続線には
磁気ヘッド電圧信号および異常検出信号、第４の接続線
には磁気ヘッドバイアス電流用参照信号、第５の接続線
には記録電流用参照信号、第６の接続線には第１の電
源、第７の接続線には第１の電源とは異なる電圧の第２
の電源を割り当てる。 （２）第１と第２の接続線には差動の記録信号と同相の
記録／シリアルインタフェース制御信号とシリアルイン
タフェース伝送時にはクロック信号またはシリアルデー
タ信号またはイネーブル信号のいずれか１つまたは２
つ、第３と第４の接続線には差動の再生信号と同相の再
生／シリアルインタフェース制御信号とシリアルインタ
フェース伝送時にはクロック信号またはシリアルデータ
信号またはイネーブル信号のいずれか１つまたは２つ、
第５の接続線には異常検出信号、第６の接続線には第１
の電源、第７の接続線には第１の電源とは異なる電圧の
第２の電源を割り当てる。 （３）第１と第２の接続線には差動の記録信号および再
生信号と同相の記録／再生制御信号、第３の接続線には
磁気ヘッド電圧信号および異常検出信号、第４の接続線
にはクロック信号、第５の接続線にはシリアルデータ信
号、第６の接続線には第１の電源、第７の接続線には第
１の電源とは異なる電圧の第２の電源を割り当てる。

【００１０】上記（１）の磁気記録再生装置では、記録
系と再生系が第１と第２の接続線を共用する。さらに、
記録系が使うか再生系が使うかは、第１と第２の接続線
の同相電圧レベルで切り替えるから、切り替え用の信号
線を新たに増やす必要もない。従って、接続線数を２本
削減できる。上記（２）の磁気記録再生装置では、記録
系とシリアルインタフェースが第１と第２の接続線を共
用し、再生系とシリアルインタフェースが第３と第４の
接続線を共用する。さらに、記録系が使うかシリアルイ
ンタフェースが使うかは第１と第２の接続線の同相電圧
レベルで切り替え、再生系が使うかシリアルインタフェ
ースが使うかは第３と第４の接続線の同相電圧レベルで
切り替えるから、切り替え用の信号線を新たに増やす必
要はない。そして、シリアルインタフェースで、磁気ヘ
ッド電圧信号、磁気ヘッドバイアス電流用参照信号、記
録電流用参照信号を伝送する。従って、磁気ヘッドバイ
アス電流用参照信号を伝送するための接続線と記録電流
用参照信号を伝送するための接続線の２本を削減でき
る。上記（３）の磁気記録再生装置では、記録系と再生
系が第１と第２の接続線を共用する。さらに、記録系が
使うか再生系が使うかは、第１と第２の接続線の同相電
圧レベルで切り替えるから、切り替え用の信号線を新た
に増やす必要もない。従って、接続線数を２本削減でき
る。なお、磁気ヘッドバイアス電流用参照信号を伝送す
るための接続線と記録電流用参照信号を伝送するための
接続線の２本を削減するが、シリアルインタフェースの
ための接続線を２本増やすので、これらは接続線数の増
減に寄与しない。

【００１１】第２の観点では、本発明は、磁気へッド
と、コントロールチップおよびフロントチップの２チッ
プ構成の記録再生用集積回路とを有する磁気記録再生装
置において、コントロールチップとフロントチップの間
の接続線数が５本であり、第１と第２の接続線には差動
の記録信号および再生信号と同相の記録／再生制御信号
とシリアルインタフェース伝送時にはクロック信号およ
びシリアルデータ信号、第３の接続線には異常検出信号
およびモード制御信号、第４の接続線には第１の電源、
第５の接続線には第１の電源とは異なる電圧の第２の電
源を割り当てることを特徴とする磁気記録再生装置を提
供する。上記第２の観点の磁気記録再生装置では、記録
系と再生系とシリアルインタフェースが第１と第２の接
続線を共用する。さらに、記録系が使うか再生系が使う
かシリアルインタフェースが使うかは、第１と第２の接
続線の同相電圧レベルおよび異常検出信号と第３の接続
線を共用するモード制御信号で切り替えるから、切り替
え用の信号線を新たに増やす必要もない。従って、接続
線数を２本削減できる。さらに、シリアルインタフェー
スで、磁気ヘッド電圧信号、磁気ヘッドバイアス電流用
参照信号、記録電流用参照信号を伝送する。従って、磁
気ヘッドバイアス電流用参照信号を伝送するための接続
線と記録電流用参照信号を伝送するための接続線の２本
をさらに削減できる。結局、接続線数を４本削減でき
る。

【００１２】第３の観点では、本発明は、磁気ヘッド
と、コントロールチップおよびフロントチップの２チッ
プ構成の記録再生用集積回路とを有する磁気記録再生装
置において、コントロールチップとフロントチッブの間
の接続線数が６本であり、第１と第２の接続線には差動
の記録信号および再生信号と同相の記録／再生制御信
号、第３の接続線にはクロック信号、第４の接続線には
シリアルデータ信号、第５の接続線には第１の電源、第
６の接続線には第１の電源とは異なる電圧の第２の電源
を割り当てることを特徴とする磁気記録再生装置を提供
する。上記第３の観点の磁気記録再生装置では、記録系
と再生系が第１と第２の接続線を共用する。さらに、記
録系が使うか再生系が使うかは、第１と第２の接続線の
同相電圧レベルで切り替えるから、切り替え用の信号線
を新たに増やす必要もない。従って、接続線数を２本削
減できる。さらに、シリアルインタフェースで、磁気ヘ
ッド電圧信号、異常検出信号、磁気ヘッドバイアス電流
用参照信号、記録電流用参照信号を伝送する。従って、
磁気ヘッド電圧信号および異常検出信号を伝送するため
の接続線と磁気ヘッドバイアス電流用参照信号を伝送す
るための接続線と記録電流用参照信号を伝送するための
接続線の３本をさらに削減できるが、シリアルインタフ
ェースのための接続線を２本増やすので、差し引き１本
を削減できる。結局、接続線数を３本削減できる。

【００１３】第４の観点では、本発明は、磁気ヘッド
と、コントロールチップおよびフロントチップの２チッ
プ構成の記録再生用集積回路とを有する磁気記録再生装
置において、コントロールチップとフロントチップの間
の接続線数が４本であり、第１と第２の接続線には差動
の記録信号および再生信号と同相の記録／再生制御信号
とシリアルインタフェース伝送時にはクロック信号およ
びシリアルデータ信号、第３の接続線には第１の電源、
第４の接続線には第１の電源とは異なる電圧の第２の電
源を割り当てることを特徴とする磁気記録再生装置を提
供する。上記第４の観点の磁気記録再生装置では、記録
系と再生系とシリアルインタフェースが第１と第２の接
続線を共用する。さらに、記録系が使うか再生系が使う
かシリアルインタフェースが使うかは、第１と第２の接
続線の同相電圧レベルおよび予め定めたタイミングで切
り替えるから、切り替え用の信号線を新たに増やす必要
もない。従って、接続線数を２本削減できる。さらに、
シリアルインタフェースで、磁気ヘッド電圧信号、異常
検出信号、磁気ヘッドバイアス電流用参照信号、記録電
流用参照信号を伝送する。従って、磁気ヘッド電圧信号
および異常検出信号を伝送するための接続線と磁気ヘッ
ドバイアス電流用参照信号を伝送するための接続線と記
録電流用参照信号を伝送するための接続線の３本をさら
に削減できる。結局、接続線数を５本削減できる。

【００１４】第５の観点では、本発明は、磁気ヘッド
と、コントロールチップおよびフロントチップの２チッ
プ構成の記録再生用集積回路とを有する磁気記録再生装
置において、一対の接続線に加える同相の電圧レベルに
よって該一対の接続線で伝送する信号種を切り替えるレ
ベルコントロール手段と、前記電圧レベルを切り替えた
直後の短時間は信号の伝送を抑制する伝送フリーズ手段
とを具備したことを特徴とする磁気記録再生装置を提供
する。上記第５の観点の磁気記録再生装置では、複数種
類の信号で一対の接続線を共用する。さらに、該接続線
をどの種類の信号が使用するかをレベルコントロール手
段が同相電圧レベルを変えて切り替えるから、切り替え
用の信号線を新たに増やす必要もない。従って、接続線
数を削減できる。ここで、接続線の電圧を変えると、そ
の変化の過渡状態では、回路の応答のばらつき等の原因
で信号を正しく処理できない可能性がある。そこで、電
圧レベルを切り替えた直後の短時間は伝送フリーズ手段
が信号の伝送を抑制するから、信号が不正に処理される
ことを防止できる。

【００１５】第６の観点では、本発明は、コントロール
チップおよびフロントチップの２チップ構成の記録再生
用集積回路における信号伝送方法であって、コントロー
ルチップとフロントチップの間の接続線中で、記録信号
および再生信号を差動信号として伝送する第１の接続線
と第２の接続線に、同相の電圧レベルとして高低の２レ
ベルを設け、それら２レベルの一方に記録モードを割り
当て他方に再生モードを割り当て、前記第１の接続線と
第２の接続線に印加する同相の電圧レベルにより記録信
号を伝送する記録モードと再生信号を伝送する再生モー
ドとを切り替えることを特徴とする信号伝送方法を提供
する。上記第６の観点の信号伝送方法では、記録系と再
生系とが第１と第２の接続線を共用する。さらに、記録
系が使うか再生系が使うかは、第１と第２の接続線の同
相電圧レベルで切り替えるから、切り替え用の信号線を
新たに増やす必要もない。従って、接続線数を２本削減
できる。

【００１６】第７の観点では、本発明は、上記第６の観
点にかかる信号伝送方法において、第３の接続線でモー
ド制御信号を伝送し、そのモード制御信号によりシリア
ルインタフェースモードに切り替えて、前記第１の接続
線と第２の接続線でクロック信号およびシリアルデータ
信号を伝送することを特微とする信号伝送方法を提供す
る。上記第７の観点の信号伝送方法では、上記第６の観
点の信号伝送方法により接続線数を２本削減した上に、
シリアルインタフェースで、磁気ヘッド電圧信号、異常
検出信号、磁気ヘッドバイアス電流用参照信号、記録電
流用参照信号の少なくとも一つを伝送しうる。結局、接
続線数を２本以上削減できる。

【００１７】第８の観点では、本発明は、上記第６の観
点の信号伝送方法において、再生モードから記録モード
に切り替えた時、最初はシリアルインタフェースモード
となり、前記第１の接続線と第２の接続線でクロック信
号およびシリアルデータ信号を伝送し、そのシリアルイ
ンタフェースモードでの制御により記録モードに切り替
え、予定量の記録信号を伝送した後、再生モードに戻す
ことを特徴とする信号伝送方法を提供する。上記第８の
観点の信号伝送方法では、上記第６の観点の信号伝送方
法により接続線数を２本削減した上に、シリアルインタ
フェースで、磁気ヘッド電圧信号、異常検出信号、磁気
ヘッドバイアス電流用参照信号、記録電流用参照信号の
少なくとも一つを伝送しうる。結局、接続線数を２本以
上削減できる。

【００１８】第９の観点では、本発明は、コントロール
チップおよびフロントチップの２チップ構成の記録再生
用集積回路における信号伝送方法であって、コントロー
ルチップとフロントチップの間の接続線中で、記録信号
または再生信号を差動信号として伝送する一対の接続線
に、同相の電圧レベルとして高低の２レベルを設け、そ
れら２レベルの一方に記録モードまたは再生モードを割
り当て他方にシリアルインタフェースモードを割り当
て、前記一対の接続線に印加する同相の電圧レベルによ
り記録信号を伝送する記録モードまたは再生信号を伝送
する再生モードと少なくともクロック信号およびシリア
ルデータ信号を伝送するシリアルインタフェースモード
とを切り替えることを特徴とする信号伝送方法を提供す
る。上記第９の観点の信号伝送方法では、記録系または
再生系とシリアルインタフェースが一対の接続線を共用
する。さらに、記録系または再生系が使うかシリアルイ
ンタフェースが使うかは、前記一対の接続線の同相電圧
レベルで切り替えるから、切り替え用の信号線を新たに
増やす必要もない。従って、接続線数を２本削減でき
る。

【００１９】なお、上記構成において、磁気ヘッドバイ
アス電流用参照信号および記録電流用参照信号を基に、
フロントチップ内部で、磁気ヘッド（ＭＲヘッド）のバ
イアス電流および記録電流を発生させる。また、上記構
成では、電源線は、１電源当たり１本として表現した
が、１電源当たり複数本を割り当ててもよい。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。なお、これにより本発明が限定されるもの
ではない。

【００２１】図１に示すように、本発明にかかる磁気デ
ィスク装置では、Ｒ／Ｗ−ＩＣを、主に制御をつかさど
るコントロールチップ７８および主として記録再生アン
プで構成するフロントチップ２７の２チップ構成とす
る。そして、コントロールチップ７８は、従来のＲ／Ｗ
−ＩＣ２０の設置位置（図１３，図１４参照）に設置す
る。また、フロントチップ２７は、サスペンション１９
上に搭載する。コントロールチップ７８とフロントチッ
プ２７とは、中継接続線２１で接続する。また、フロン
トチップ２７と磁気ヘッド１４は、接続点２８を介し
て、プリント配線２６により接続する。

【００２２】また、図２に示すように、別の実施形態と
して、フロントチップ２７をプリント配線２６上に搭載
してもよい。この場合、中継接続線２１から接続点２８
を介してプリント配線２６へ接続する。プリント配線２
６は、フロントチップ２７を介して、磁気ヘッド１４へ
接続する。

【００２３】フロントチップ２７から磁気ヘッド１４ま
での接続線数は、４本（再生ヘッド用２本、記録ヘッド
用２本）または５本（再生ヘッド用３本、記録ヘッド用
２本）である。

【００２４】次に、コントロールチップ７８とフロント
チップ２７の間の接続線数を削減できる信号伝送方法を
説明する。なお、この信号伝送方法は、信号処理ＬＳＩ
２２とコントロールチップ７８の間に適用してもよい。

【００２５】図３に、コントロールチップ７８とフロン
トチップ２７の間の接続線数と信号の割り当てを示す。
なお、削減第２段階〜第４の変則削除が本発明の実施形
態に相当する。

【００２６】［現状］現在公知の割り当て例である。１
１本の接続線に信号が割り当てられている。ＢＨＶ／Ｆ
ＬＴ信号については、Ｒ／Ｗ Ｇate信号が再生モードに
なっている場合はＢＨＶ信号を出力し、記録モードにな
っている場合はＦＬＴ信号を出力する。なお、ＢＨＶ信
号は、再生ヘッドの端子間電圧信号である。また、ＦＬ
Ｔ信号は、装置動作に対する異常状態告知信号である。
また、Ｒ／Ｗ Ｇate信号は、記録モードと再生モードを
切り替える信号である。 ［削減第１段階］記録信号（WT）と再生信号（RD）は同
時には存在しないから、同一接続線を用いて伝送する。
また、電源も３線（Ｖcc，Ｖee，ＧＮＤ）から２線（Ｖ
cc，ＧＮＤ）にする。これにより、接続線数を１１本か
ら８本へ低減できる。

【００２７】［削減第２段階］記録信号および再生信号
伝送路（ＷＴ／ＲＤ）に記録モードと再生モードの切り
替え（Ｒ／Ｗ Ｇate）信号を同相信号として重畳させ
る。記録信号および再生信号は差動信号であり、差動回
路により処理するので、Ｒ／Ｗ Ｇate信号を同相信号と
して重畳させても、記録信号および再生信号に対する影
響は小さい。記録モードと再生モードの検出方法は、同
相信号の電圧を検出し、例えば、ある設定電圧より高い
場合は記録モードと判定し、低い場合は再生モードと判
定する。これにより、接続線数を８本から７本へ削減で
きる。削減第２段階の詳細は、後述の第１の実施形態
（削減第２段階の実施形態）で説明する。

【００２８】［削減第３段階］フロントチップ２７内に
アナログ・ディジタル変換回路（ＡＤＣ）、ディジタル
・アナログ変換回路（ＤＡＣ）および電流源を搭載し、
シリアルインタフェースを用いて、レジスタ設定方式に
よる制御を行う。この場合、シリアルインタフェースを
用いて、電流源用レジスタへデータを送り、ディジタル
・アナログ変換回路（ＤＡＣ）によりアナログ信号に変
換し、電流源を制御することにより、記録電流（Ｉｗ−
sink）およびバイアス電流（Ｉｓ−sink）を制御する。
また、再生ヘッドの端子間電圧を測定するために必要な
ＢＨＶ信号もアナログ・ディジタル変換回路（ＡＤＣ）
でディジタル信号化し、シリアルインタフェースを介し
て取り出すことが出来る。シリアルインタフェースの信
号伝送は、記録信号および再生信号伝送路（ＷＴ／Ｒ
Ｄ）を使って行う。記録信号および再生信号伝送路が記
録モードか再生モードかシリアルインタフェースモード
かは、新たにmode信号を追加し、例えば、図４の論理図
に示すように、Ｒ／Ｗ Ｇate信号およびmode信号の“Ｈ
igh”レベルと“Ｌow”レベルの組み合せにより区別す
る。また、mode信号は、ＦＬＴ信号と接続線を共有し、
Ｒ／Ｗ Ｇate信号が“Ｌow”レベルのときにはmode信
号、“Ｈigh”レベルのときにはＦＬＴ信号とする。こ
のＦＬＴ信号は、削減第３段階においては、記録モード
での異常を検出した時にセットする信号である。これに
より、接続線数を７本から５本へ削減できる。削減第３
段階の詳細は、後述の第２の実施形態（削減第３段階の
実施形態）で説明する。

【００２９】［第１の変則削減］記録系伝送接続線と再
生系伝送接続線を別にし、それらによりシリアルインタ
フェースを伝送する。記録信号および再生信号の伝送と
シリアルインタフェースの伝送とは、伝送接続線に加え
る直流レベルを変えることで区別する。３信号式シリア
ルインタフェース（クロック，データ，イネーブル）の
伝送が可能となる。これにより、コントロールチップ７
８とフロントチップ２７の接続線数が７本になる。第１
の変則削減の詳細は、後述の第３の実施形態（第１の変
則削減の実施形態）で説明する。

【００３０】［第２の変則削減］前記削減第２段階と同
様に、第１の接続線と第２の接続線では、記録信号（W
T）と再生信号（RD）を伝送し、同相信号として記録モ
ードと再生モードの切り替え信号（Ｒ／Ｗ Ｇate信号）
を重畳させる。第３の接続線では、再生へッドの端子間
電圧を測定するためのＢＨＶ信号と記録時の異常を告知
するためのＦＬＴ信号を記録モードと再生モードで使い
分けて伝送する。第４の接続線と第５の接続線では、２
信号式シリアルインタフェース（クロック，データ）の
信号を伝送する。第６の接続線と第７の接続線では、電
源を伝送する。これにより、コントロールチップ７８と
フロントチップ２７の接続線数が７本になる。第２の変
則削減の詳細は、後述の第４の実施形態（第２の変則削
減の実施形態）で説明する。

【００３１】［第３の変則削減］前記第２の変則削減の
ＢＨＶ信号データとＦＬＴ信号データをフロントチップ
内蔵のレジスタに記録し、２信号式シリアルインタフェ
ースで読み出す。これにより、コントロールチップ７８
とフロントチップ２７の接続線数が６本になる。第３の
変則削減の詳細は、後述の第５の実施形態（第３の変則
削減の実施形態）で説明する。

【００３２】［第４の変則削減］前記削減第３段階で行
ったように、２信号式シリアルインタフェースのクロッ
クとデータを、記録再生伝送接続線である第１の接続線
と第２の接続線の各々に乗せて伝送する。前記削減第３
段階で用いたmode信号に代わるものとして、フロントチ
ップ２７に内蔵したＢoot ＲＯＭ（初期状態設定用リー
ドオンリーメモリー）にモード制御データを記録し、１
０を参照して説明するアルゴリズムに従って記録信号、
再生信号およびシリアルインタフェース信号の送受を行
う。これにより、コントロールチップ７８とフロントチ
ップ２７の接続線数が４本になる。第４の変則削減の詳
細は、後述の第６の実施形態（第４の変則削減の実施形
態）で説明する。

【００３３】−第１の実施形態（削減第２段階の実施形
態）− 図５に、第１の実施形態（削減第２段階の実施形態）を
示す。なお、図５では、説明に必要な信号を主に記載し
ている。

【００３４】Ｒ／Ｗ Ｇate信号２９が“Ｈigh”レベル
の時に記録モード、“Ｌow”レベルの時に再生モードと
する。コントロールチップ７８のダイオードスイッチ３
４，３６は、レベルバイアス部４８，４９により所定の
バイアス電圧でバイアスされている。また、フロントチ
ップ２７のダイオードスイッチ４１，４３は、レベルバ
イアス部５０，５１により所定のバイアス電圧でバイア
スされている。

【００３５】まず、記録モードでの動作を説明する。コ
ントロールチップ７８側のＲ／Ｗ Ｇate信号２９が“Ｈ
igh”レベルで入力されると、レベルコントロール３２
は、高い電圧レベルを出力し、同相電圧レベル印加部３
５を介して、伝送接続線４７（第１の接続線と第２の接
続線）およびダイオードスイッチ３４，３６に前記バイ
アス電圧より高い電圧レベルを印加する。このため、再
生系のダイオードスイッチ３６は逆バイアスになりオフ
状態になる。一方、記録系のダイオードスイッチ３４は
順バイアスになりオン状態になる。従って、伝送接続線
４７へは、記録系信号３０が出力される。フロントチッ
プ２７側では、同相電圧レベル検出部４０は、伝送接続
線４７の電圧レベルを検出し、レベル比較部３９および
ダイオードスイッチ４１，４３へ出力する。レベル比較
部３９は、前記検出した電圧レベルと所定の固定レベル
３８とを比較し、固定レベルより高ければ記録モードと
判定し、Ｒ／Ｗ Ｇate信号２９−１を“Ｈigh”レベル
にする。記録系のダイオードスイッチ４１は順バイアス
になりオン状態になる。一方、再生系のダイオードスイ
ッチ４３は逆バイアスになりオフ状態になる。従って、
伝送接続線４７の信号は、記録信号４５として出力され
る。

【００３６】次に、再生モードでの動作を説明する。コ
ントロールチップ７８側のＲ／Ｗ Ｇate信号２９が“Ｌ
ow”レベルで入力されると、レベルコントロール３２
は、低い電圧レベルを出力し、同相電圧レベル印加部３
５を介して、伝送接続線４７およびダイオードスイッチ
３４，３６に前記バイアス電圧より低い電圧レベルを印
加する。このため、再生系のダイオードスイッチ３６は
順バイアスになりオン状態になる。一方、記録系のダイ
オードスイッチ３４は逆バイアスになりオフ状態にな
る。従って、伝送接続線４７の信号が、再生系信号３１
として出力される。フロントチップ２７側では、同相電
圧レベル検出部４０は、伝送接続線４７の電圧レベルを
検出し、レベル比較部３９およびダイオードスイッチ４
１，４３へ出力する。レベル比較部３９は、前記検出し
た電圧レベルと所定の固定レベル３８とを比較し、固定
レベルより低ければ再生モードと判定し、Ｒ／Ｗ Ｇate
信号２９−１を“Ｌow”レベルにする。記録系のダイオ
ードスイッチ４１は逆バイアスになりオフ状態になる。
一方、再生系のダイオードスイッチ４３は順バイアスに
なりオン状態になる。従って、再生信号４６が、伝送接
続線４７の信号となる。

【００３７】ところで、オン状態からオフ状態への過渡
状態またはオフ状態からオン状態への過渡状態では、ダ
イオードの動作点のばらつきや伝達遅延の影響で、記録
系と再生系のダイオードスイッチが同時にオン状態にな
ることがある。記録系と再生系のダイオードスイッチが
同時にオン状態になると、例えば、図６の上段の７５
１，７６１に示すように、レベル変動が記録系の伝送信
号のレベル変動になって、記録信号を正しく処理できな
くなる。また、図６の上段の７５，７６に示すように、
レベル変動に伴うスイッチング雑音が再生系に混入し、
信号処理回路が飽和するなどの影響を受け、続いて入力
される再生信号を正しく処理できなくなる。

【００３８】そこで、Ｒ／Ｗ Ｇate信号２９，２９−１
によるモード切り替え時の一定時間内は記録系と再生系
のダイオードスイッチを共にオフ状態にするフリーズ時
間を設ける。このフリーズ時間制御のために、図６の下
段に示すように、Ｒ／Ｗ Ｇate２９が変化した時から一
定時間だけ“Ｌow”レベルになるＦreeze Ｇate信号７
７を設ける。Ｆreeze Ｇate信号７７が“Ｌow”レベル
の時には、記録系と再生系のダイオードスイッチを共に
オフ状態にする。そして、Ｆreeze Ｇate信号７７が
“Ｌow”から“Ｈigh”に戻った時にＲ／Ｗ Ｇate信号
２９，２９−１が“Ｈigh”レベルなら記録系のダイオ
ードスイッチ３４，４１がオン状態になり、Ｒ／Ｗ Ｇa
te信号２９，２９−１が“Ｌow”レベルなら再生系のダ
イオードスイッチ３６，４３がオン状態になる。なお、
図５では、コントロールチップ７８側のＦreeze Ｇate
信号７７は、図示を省略している。

【００３９】フリーズ時間幅は、同相電圧レベルの変動
に伴うスイッチング雑音の発生時間幅で良いから、回路
の応答時間が速くなれば、フリーズ時間を短縮できる。
また、再生モードから記録モードへの変移の場合は、記
録データの反転タイミングと論理レベルとが判別できれ
ばよいから、記録モードから再生モードへの変移の場合
に比べて、フリーズ時間を短縮してもよい。

【００４０】Ｆreeze Ｇate信号７７については、以下
の実施形態においても上記と同様である。このため、説
明は省略する。

【００４１】以上の第１の実施形態（削減第２段階の実
施形態）では、コントロールチップ７８とフロントチッ
プ２７の接続線数が７本になる。

【００４２】−第２の実施形態（削減第３段階の実施形
態）− 図７に、第２の実施形態（削減第３段階の実施形態）を
示す。なお、先述の第１の実施形態（削減第２段階の実
施形態）と同じ構成については説明を省略する。

【００４３】mode信号５２が“Ｈigh”レベルの時に記
録モード、“Ｌow”レベルの時にシリアルインタフェー
スモードとする。

【００４４】コントロールチップ７８側の信号ゲート５
７は、Ｒ／Ｗ Ｇate信号２９が“Ｈigh”レベルの時に
接続接続線５８の信号をＦＬＴ信号５５として出力し、
Ｒ／Ｗ Ｇate信号２９が“Ｌow”レベルの時にmode信号
５２を接続接続線５８へ出力する。レベルバイアス部４
９は、Ｒ／Ｗ Ｇate信号２９およびmode信号５２が共に
“Ｌow”レベルの時に、バイアス電圧を下げて、ダイオ
ードスイッチ３６をオフ状態にする。シリアルインタフ
ェースゲート５６は、Ｒ／Ｗ Ｇate信号２９およびmode
信号５２が共に“Ｌow”レベルの時に開き、それ以外は
閉じる。

【００４５】フロントチップ２７側の信号ゲート５９
は、Ｒ／Ｗ Ｇate信号２９−１が“Ｈigh”レベルの時
に異常検出部６２の出力信号を接続接続線５８へ出力
し、Ｒ／Ｗ Ｇate信号２９−１が“Ｌow”レベルの時に
接続接続線５８の信号をmode信号８０として出力する。
レベルバイアス部５１は、Ｒ／Ｗ Ｇate信号２９−１お
よびmode信号８０が共に“Ｌow”レベルの時に、バイア
ス電圧を下げて、ダイオードスイッチ４３をオフ状態に
する。シリアルインタフェースゲート６０は、Ｒ／Ｗ
Ｇate信号２９−１およびmode信号８０が共に“Ｌow”
レベルの時に開き、それ以外は閉じる。

【００４６】まず、記録モードでの動作を説明する。Ｒ
／Ｗ Ｇate信号２９，２９−１が“Ｈigh”レベルであ
るため、シリアルインタフェースゲート５６，６０が閉
じており、先述の削減第２段階の実施形態における記録
モードと同じ動作になる。

【００４７】次に、再生モードでの動作を説明する。mo
de信号５２，８０が“Ｈigh”レベルであるため、シリ
アルインタフェースゲート５６，６０は閉じており、レ
ベルバイアス部４９，５１は通常のバイアス電圧であ
る。従って、先述の削減第２段階の実施形態における再
生モードと同じ動作になる。

【００４８】次に、シリアルインタフェースモードでの
動作を説明する。Ｒ／Ｗ Ｇate信号９２，９２−１が
“Ｌow”レベルであり、mode信号５２，８０も“Ｌow”
レベルとなるので、レベルバイアス部４９，５１のバイ
アス電圧が下がり、ダイオードスイッチ３６，４３は逆
バイアスでオフ状態になる。ダイオードスイッチ３４，
４１も逆バイアスでオフ状態である。すなわち、伝送接
続線４７から記録系、再生系が切り離された状態にな
る。一方、シリアルインタフェースゲート５６，６０は
開く。この状態で、伝送接続線４７の一方にクロック信
号（ＳＣＬＫ５３）、他方にデータ信号（ＳＤＡＴＡ５
４）を重畳させて、コントロールチップ７８側からフロ
ントチップ２７側へシリアルデータを転送し、レジスタ
６１へデータを書き込む。また、レジスタ６１に取り込
んだデータを伝送接続線４７の他方に重畳させてフロン
トチップ２７側からコントロールチップ７８側へ転送
し、シリアルインタフェースゲート５６からデータ信号
（ＳＤＡＴＡ５４）として出力する。そこで、コントロ
ールチップ７８側からレジスタ６１に、記録電流（Ｉｗ
−sink）およびバイアス電流（Ｉｓ−sink）を制御する
シリアルデータを書き込めば、そのデータがディジタル
・アナログ変換回路（ＤＡＣ）によりアナログ信号に変
換されて電流源を制御するため、記録電流（Ｉｗ−sin
k）およびバイアス電流（Ｉｓ−sink）を制御できる。
また、フロントチップ２７側で、ＢＨＶ信号の基になる
信号をアナログ・ディジタル変換回路（ＡＤＣ）により
ディジタルデータに変換してレジスタ６１に取り込め
ば、そのデータが伝送接続線４７の他方に重畳されてコ
ントロールチップ７８側へ転送され、シリアルインタフ
ェースゲート５６から出力されるので、ＢＨＶ信号が得
られる。

【００４９】以上の第２の実施形態（削減第３段階の実
施形態）では、コントロールチップ７８とフロントチッ
プ２７の接続線数が５本になる。なお、レジスタ６１へ
のデータの設定を拡張すれば、ＭＲ抵抗検出や温度検出
などに応用範囲を広げることが出来る。

【００５０】−第３の実施形態（第１の変則削減の実施
形態）− 図８に、第３の実施形態（第１の変則削減の実施形態）
を示す。レベルコントロール７４は、Ｒ／Ｗ Ｇate信号
２９およびmode信号５２の組み合せにより制御する。

【００５１】第１の接続線と第２の接続線は、記録系伝
送接続線とする。これを有効にするには、レベルコント
ロール７４からのレベル信号６４（記録信号シリアルイ
ンタフェース信号切り替え制御信号）により同相電圧レ
ベル印加部３５の電圧レベルをレベルバイアス部４８，
５０より高くして、ダイオードスイッチ３４，４１をオ
ン状態にする。さらに、制御信号６７によりシリアルイ
ンタフェースゲート６８を無効にする。レベル比較３９
は、同相電圧レベル検出部４０にて検出した同相電圧レ
ベルが所定の固定レベル３８より高い場合、シリアルイ
ンタフェースゲート６９を無効にする信号を制御線７３
に出力する。

【００５２】第３の接続線と第４の接続線は、再生系伝
送接続線とする。これを有効にするには、レベルコント
ロール７４からのレベル信号６５（再生信号シリアルイ
ンタフェース信号切り替え制御信号）により同相電圧レ
ベル印加部６６の電圧レベルをレベルバイアス部４９，
５１より高くして、ダイオードスイッチ３６，４３をオ
ン状態にする。さらに、制御信号６７によりシリアルイ
ンタフェースゲート６８を無効にする。レベル比較７２
は、同相電圧レベル検出部７１にて検出した同相電圧レ
ベルが所定の固定レベル３８より高い場合、シリアルイ
ンタフェースゲート６９を無効にする信号を制御線７３
に出力する。

【００５３】また、第１の接続線〜第４の接続線は、シ
リアルインタフェースの伝送路とする。これを有効にす
るには、レベルコントロール７４からのレベル信号６
４，６５により同相電圧レベル印加部３５，６６の電圧
レベルをレベルバイアス部４８，５０および４９，５１
より低くして、ダイオードスイッチ３４，４１，３６，
４３をオフ状態にする。さらに、制御信号６７によりシ
リアルインタフェースゲート６８を開く。レベル比較３
９，７２は、同相電圧レベル検出部４０，７１にて検出
した同相電圧レベルが所定の固定レベル３８より低い場
合、シリアルインタフェースゲート６９を開く信号を制
御線７３に出力する。シリアルインタフェースの伝送方
法としては、クロック信号を差動信号とし、データおよ
びイネーブル信号は各々シングル信号として伝送する方
法が最も悪影響が少ない。なお、クロック信号をシング
ル信号として伝送することも可能である。

【００５４】第５の接続線では、記録再生の両状態でも
機能するフォールト信号（ＦＬＴ信号）５５を伝送す
る。第６の接続線および第７の接続線は、電源線とす
る。

【００５５】上記第３の実施形態（第１の変則削除の実
施形態）によれば、記録系伝送接続線と再生系伝送接続
線を分けたことにより、３信号式シリアルインタフェー
スを使用できる。更に、ＦＬＴ信号５５を記録時および
再生時の両方で有効にできる。

【００５６】−第４の実施形態（第２の変則削除の実施
形態）− 図９に、第４の実施形態（第２の変則削減の実施形態）
を示す。第１と第２の接続線（４７）には差動の記録信
号および再生信号と同相の記録／再生制御信号、第３の
接続線にはＭＲヘッド電圧信号（ＢＨＶ）／フォールト
信号（ＦＬＴ）、第４と第５の接続線（８３）にはシリ
アルクロック信号（ＳＣＬＫ）とシリアルデータ信号
（ＳＤＡＴＡ）、第６の接続線には電源、第７の接続線
にはグランド（ＧＮＤ）を割り当てる。ヘッド電圧信号
（ＢＨＶ）／フォールト信号（ＦＬＴ）の切換は、Ｒ／
Ｗ Ｇate信号２９，２９−１が“Ｌow”レベルならヘッ
ド電圧信号（ＢＨＶ）、“Ｈigh”レベルならフォール
ト信号（ＦＬＴ）とする。記録電流（Ｉｗ−sink）およ
びバイアス電流（Ｉｓ−sink）は、先述の削除第３段階
（図７）と同様にして制御する。

【００５７】−第５の実施形態（第３の変則削除の実施
形態）− 図１０に、第５の実施形態（第３の変則削除の実施形
態）を示す。第１と第２の接続線（４７）には差動の記
録信号および再生信号と同相の記録／再生制御信号、第
３と第４の接続線（８３）にはシリアルクロック信号
（ＳＣＬＫ）とシリアルデータ信号（ＳＤＡＴＡ）、第
５の接続線には電源、第６の接続線にはグランド（ＧＮ
Ｄ）を割り当てる。ヘッド電圧信号（ＢＨＶ）はアナロ
グディジタル変換回路（ＡＤＣ）によってディジタル値
としてレジスタに取り込み、フォールト信号（ＦＬＴ）
はフォールト条件に従ったコードをレジスタに記録し、
これらのレジスタ値とアドレスの情報をシリアルデータ
（ＳＤＡＴＡ）として読みとることにより、へッド電圧
およぴフォールト信号状態について知ることができる。
記録電流（Ｉｗ−sink）およびバイアス電流（Ｉｓ−si
nk）は、先述の第２の実施形態（削除第３段階の実施形
態）と同様にして制御する。

【００５８】−第６の実施形態（第４の変則削除の実施
形態）− 図１１に、第６の実施形態（第４の変則削除の実施形
態）を示す。第１と第２の接続線（４７）には差動の記
録信号および再生信号と同相の記録／再生制御信号、第
１の接続線にはシリアルクロック信号（ＳＣＬＫ）、第
２の接続線にはシリアルデータ信号（ＳＤＡＴＡ）、第
３の接続線には電源、第４の接続線にはグランド（ＧＮ
Ｄ）を割り当てる。先述した第２の実施形態（削除第３
段階の実施形態）ではシリアルインタフェースモードと
するためのmodo信号をコントロールチップ７８からフロ
ントチップ２７へ伝送したが、第６の実施形態（第４の
変則削除の実施形態）ではコントロールチップ７８から
フロントチップ２７へmode信号を伝送せず、その代わり
に図１２のフローチャートに示す手順のアルゴリズムを
実施する。

【００５９】図１２は、第６の実施形態（第４の変則削
除の実施形態）にかかる磁気ディスク装置の動作を示す
フローチャートである。本動作は、磁気ディスク装置の
電源が投入されると起動される。ステップ１０１では、
フロントチップ２７の電源が投入されると自動的にＢoo
t ＲＯＭ８４から初期設定値を読み出し、レジスタ６１
にセットする。そして、レジスタ６１は、シリアルイン
タフェースゲート６０を開き、シリアルインタフェース
モードに設定する。一方ハードディスクドライブ制御回
路２３は、伝送接続線４７をシリアルインタフェースモ
ードに設定する。ステップ１０２では、フロントチップ
２７がアクティブモード以外では、シリアルインタフェ
ースが優先されるように、伝送接続線４７のパスが設定
される。そして、シリアルインタフェースを介して、フ
ロントチップ２７がアクティブモードにされると、ステ
ップ１０３へ進む。

【００６０】ステップ１０３では、ハードディスクドラ
イブ制御回路２３が、伝送接続線４７を再生モードに初
期化する。ステップ１０４では、Ｒ／Ｗ Ｇate信号２９
に従い、レベルコントロール３２は、同相電圧レベル印
加部３５を介して、伝送接続線４７へ同相電圧レベルを
出力する。その時、同相電圧レベルが再生モードの“Ｌ
ow”なら前記ステップ１０３に戻り、記録モードまたは
シリアルインタフェースモードの“Ｈigh”ならステッ
プ１０５へ進む。

【００６１】ステップ１０５では、シリアルインタフェ
ース用のパスを設定するために、Ｒ／Ｗ Ｇate信号２９
−１がレジスタ６１へ入カされ、シリアルインタフェー
スゲート６０が開くと共に記録データ制御部８５からレ
ベルバイアス部５０ヘダイオードスイッチ４１をオフ状
態にするための制御信号が出カされる。この状態でシリ
アルインタフェース情報が入カされると、シリアルイン
タフェースゲート６０を介して、レジスタ６１へ設定さ
れる。ステップ１０６では、入力されたシリアルインタ
フェース情報から次に記録データが送られてくるのか否
かを判定し、Ｙｅｓならステップ１０７へ進み、Ｎｏな
らステップ１１０へ進む。

【００６２】ステップ１０７では、記録データの転送数
が送られてくるので、その記録データ転送数を入力す
る。この入力が終了すると、シリアルインタフェースゲ
ート６０が閉じるようにレジスタ６１から信号が出カさ
れる。それと共に、記録データ制御部８５は、ダイオー
ドスイッチ４１がオン状態になるように、レベルバイア
ス部５０へ制御信号を出カする。

【００６３】ステップ１０８，１０９では、送られた来
た記録データを入力し、記録データ数をカウントし、前
記記録データ転送数に達したならば、前記ステップ１０
３に戻る。

【００６４】ステップ１１０では、シリアルインタフェ
ースが指示する処理を行う。ステップ１１１では、Powe
r OFF mode処理かどうかチェックし、Ｎｏであればステ
ップ１１２へ進み、Ｙｅｓであればステップ１１５へ進
む。

【００６５】ステップ１１２では、idle／sleep mode処
理かチェックし、Ｎｏであれば前記ステップ１０３に戻
り、Ｙｅｓであればステップ１１３へ進む。

【００６６】ステップ１１３，１１４では、次のシリア
ルインタフェースによる割り込み制御があるまで idle
／sleep modeにて待機する。割り込み制御があれば、前
記ステップ１０５に戻る。

【００６７】ステップ１１５では、電源オフを行うため
のシーケンスを実施し、処理を終了する。

【００６８】上記制御手順により、mode信号５２が不要
になり、４本の伝送接続線にて制御が行える。

【００６９】−他の実施形態−本発明によれば、フロン
トチップ７８とコントロールチップ２７の間の線数を５
本または６本または７本へと少なくできることから、磁
気ヘッド１４が搭載されたスライダ上にフロントチップ
２７を搭載することも出来る。この場合、フロントチッ
プ２７と磁気ヘッド１４との距離が最も短くなるため、
高周波での記録再生により好都合となる。また、本発明
の磁気ディスク装置では、フロントチップ２７と磁気ヘ
ッド１４との距離が短くなるため、高周波記録再生がで
きるようになるので、処理速度が速くなる。従って、パ
ラレル処理をしなくても、従来構成のアレイディスク装
置へ搭載するだけで、性能を向上することができる。

【００７０】

【発明の効果】本発明の磁気記録再生装置および信号伝
送方法によれば、コントロールチップとフロントチップ
の間の接続線数を削減することが出来る。このため、配
線パッドの数を削減でき、チップサイズを小さく出来
る。よって、磁気ヘッドの近傍にフロントチップを搭載
でき、高周波記録再生すなわち高速データ転送が可能に
なる。

【図面の簡単な説明】

【図１】本発明の一実施形態にかかる磁気ディスク装置
のアーム先端部の拡大図である。

【図２】本発明の別の実施形態にかかる磁気ディスク装
置のサスペンション部の拡大図である。

【図３】コントロールチップとフロントチップの間の接
続線数を本発明により削減する方法の説明図である。

【図４】削減第３段階における制御論理表の例示図であ
る。

【図５】第１の実施形態（削減第２段階の実施形態）の
回路構成図である。

【図６】Ｆreeze Ｇate信号の説明図である。

【図７】第２の実施形態（削減第３段階の実施形態）の
回路構成図である。

【図８】第３の実施形態（第１の変則削除の実施形態）
の回路構成図である。

【図９】第４の実施形態（第２の変則削除の実施形態）
の回路構成図である。

【図１０】第５の実施形態（第３の変則削除の実施形
態）の回路構成図である。

【図１１】第６の実施形態（第４の変則削除の実施形
態）の回路構成図である。

【図１２】第６の実施形態（第４の変則削除の実施形
態）での動作を示すフローチャートである。

【図１３】従来の磁気ディスク装置の一例の概略図であ
る。

【図１４】従来の磁気ディスク装置の一例のアーム先端
部の拡大図である。

【符号の説明】

１０：ヘッドディスクアセンブリ（ＨＤＡ）、１１：記
録再生制御回路、１２：スピンドル部、１３：磁気記録
媒体、１４：磁気ヘッド、１５：キャリッジ部、１６：
フレキシブル・パターンド・ケーブル（ＦＰＣ）、１
７：ボイスコイルモータ（ＶＣＭ）、１８：アーム、１
９：サスペンション、２０：Ｒ／Ｗ−ＩＣ、２１：中継
接続線、２２：信号処理ＬＳＩ、２３：ハードディスク
ドライブ制御（ＨＤＤcontrol）回路、２４：外部イン
タフェース、２５−１：コネクタ、２５−２：コネク
タ、２６：プリント配線、２７：フロントチップ、２
８：接続点、 ２９：Ｒ／Ｗ Ｇate信号、２９−１： Ｒ
／Ｗ Ｇate信号、３０：記録系の信号、３１：再生系の
信号、３２：レベルコントロール、３４：ダイオードス
イッチ、３５：同相電圧レベル印加部、３６：ダイオー
ドスイッチ、３８：固定レベル、３９：レベル比較部、
４０：同相電圧レベル検出部、４１：ダイオードスイッ
チ、４３：ダイオードスイッチ、４５：記録信号、４
７：伝送接続線、４８：レベルバイアス部、４９：レベ
ルバイアス部、５０：レベルバイアス部、５１：レベル
バイアス部、５２：mode信号、５３：シリアルクロック
（ＳＣＬＫ）、５４：シリアルデータ（ＳＤＡＴＡ）、
５５：ＦＬＴ信号、５６：シリアルインタフェースゲー
ト、６０：シリアルインタフェースゲート、６１：レジ
スタ、６３：シリアルイネーブル（ＳＥＮＡ）、６４：
レベル信号、６５：レベル信号、６６：同相電圧レベル
印加部、６８：シリアルインタフェースゲート、６９：
シリアルインタフェースゲート、７１：同相電圧レベル
検出部、７２：レベル比較、７３：シリアルインタフェ
ースゲート制御線、７４：レベルコントロール、７７：
Ｆreeze Ｇate信号、７８：コントロールチップ。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 磁気ヘッドと、コントロールチップおよ
   びフロントチップの２チップ構成の記録再生用集積回路
   とを有する磁気記録再生装置において、 コントロールチップとフロントチップの間の接続線数が
   ７本であり、 第１と第２の接続線には、差動の記録信号および再生信
   号と同相の記録／再生制御信号、 第３の接続線には、磁気ヘッド電圧信号および異常検出
   信号、 第４の接続線には、磁気ヘッドバイアス電流用参照信
   号、 第５の接続線には、記録電流用参照信号、 第６の接続線には、第１の電源、 第７の接続線には、第１の電源とは異なる電圧の第２の
   電源、を割り当てるか、または、 第１と第２の接続線には、差動の記録信号と同相の記録
   ／シリアルインタフェース制御信号とシリアルインタフ
   ェース伝送時にはクロック信号またはシリアルデータ信
   号またはイネーブル信号のいずれか１つまたは２つ、 第３と第４の接続線には、差動の再生信号と同相の再生
   ／シリアルインタフェース制御信号とシリアルインタフ
   ェース伝送時にはクロック信号またはシリアルデータ信
   号またはイネーブル信号のいずれか１つまたは２つ、 第５の接続線には、異常検出信号、 第６の接続線には、第１の電源、 第７の接続線には、第１の電源とは異なる電圧の第２の
   電源、 を割り当てるか、または、 第１と第２の接続線には、差動の記録信号および再生信
   号と同相の記録／再生制御信号、 第３の接続線には、磁気ヘッド電圧信号および異常検出
   信号、 第４の接続線には、クロック信号、 第５の接続線には、シリアルデータ信号、 第６の接続線には、第１の電源、 第７の接続線には、第１の電源とは異なる電圧の第２の
   電源、 を割り当てることを特徴とする磁気記録再生装置。
2. 【請求項２】 磁気へッドと、コントロールチップおよ
   びフロントチップの２チップ構成の記録再生用集積回路
   とを有する磁気記録再生装置において、 コントロールチップとフロントチップの間の接続線数が
   ５本であり、 第１と第２の接続線には、差動の記録信号および再生信
   号と同相の記録／再生制御信号とシリアルインタフェー
   ス伝送時にはクロック信号およびシリアルデータ信号、 第３の接続線には、異常検出信号およびモード制御信
   号、 第４の接続線には、第１の電源、 第５の接続線には、第１の電源とは異なる電圧の第２の
   電源、を割り当てることを特徴とする磁気記録再生装
   置。
3. 【請求項３】 磁気ヘッドと、コントロールチップおよ
   びフロントチップの２チップ構成の記録再生用集積回路
   とを有する磁気記録再生装置において、 コントロールチップとフロントチッブの間の接続線数が
   ６本であり、 第１と第２の接続線には、差動の記録信号および再生信
   号と同相の記録／再生制御信号、 第３の接続線には、クロック信号、 第４の接続線には、シリアルデータ信号、 第５の接続線には、第１の電源、 第６の接続線には、第１の電源とは異なる電圧の第２の
   電源、を割り当てることを特徴とする磁気記録再生装
   置。
4. 【請求項４】 磁気ヘッドと、コントロールチップおよ
   びフロントチップの２チップ構成の記録再生用集積回路
   とを有する磁気記録再生装置において、 コントロールチップとフロントチップの間の接続線数が
   ４本であり、 第１と第２の接続線には、差動の記録信号および再生信
   号と同相の記録／再生制御信号とシリアルインタフェー
   ス伝送時にはクロック信号およびシリアルデータ信号、 第３の接続線には、第１の電源、 第４の接続線には、第１の電源とは異なる電圧の第２の
   電源、を割り当てることを特徴とする磁気記録再生装
   置。
5. 【請求項５】 磁気ヘッドと、コントロールチップおよ
   びフロントチップの２チップ構成の記録再生用集積回路
   とを有する磁気記録再生装置において、 一対の接続線に加える同相の電圧レベルによって該一対
   の接続線で伝送する信号種を切り替えるレベルコントロ
   ール手段と、前記電圧レベルを切り替えた直後の短時間
   は信号の伝送を抑制する伝送フリーズ手段とを具備した
   ことを特徴とする磁気記録再生装置。
6. 【請求項６】 コントロールチップおよびフロントチッ
   プの２チップ構成の記録再生用集積回路における信号伝
   送方法であって、 コントロールチップとフロントチップの間の接続線中
   で、記録信号および再生信号を差動信号として伝送する
   第１の接続線と第２の接続線に、同相の電圧レベルとし
   て高低の２レベルを設け、それら２レベルの一方に記録
   モードを割り当て他方に再生モードを割り当て、前記第
   １の接続線と第２の接続線に印加する同相の電圧レベル
   により記録信号を伝送する記録モードと再生信号を伝送
   する再生モードとを切り替えることを特徴とする信号伝
   送方法。
7. 【請求項７】 請求項６に記載の信号伝送方法におい
   て、第３の接続線でモード制御信号を伝送し、そのモー
   ド制御信号によりシリアルインタフェースモードに切り
   替えて、前記第１の接続線と第２の接続線でクロック信
   号およびシリアルデータ信号を伝送することを特微とす
   る信号伝送方法。
8. 【請求項８】 請求項６に記載の信号伝送方法におい
   て、再生モードから記録モードに切り替えた時、最初は
   シリアルインタフェースモードとなり、前記第１の接続
   線と第２の接続線でクロック信号およびシリアルデータ
   信号を伝送し、そのシリアルインタフェースモードでの
   制御により記録モードに切り替え、予定量の記録信号を
   伝送した後、再生モードに戻すことを特徴とする信号伝
   送方法。
9. 【請求項９】 コントロールチップおよびフロントチッ
   プの２チップ構成の記録再生用集積回路における信号伝
   送方法であって、 コントロールチップとフロントチップの間の接続線中
   で、記録信号または再生信号を差動信号として伝送する
   一対の接続線に、同相の電圧レベルとして高低の２レベ
   ルを設け、それら２レベルの一方に記録モードまたは再
   生モードを割り当て他方にシリアルインタフェースモー
   ドを割り当て、前記一対の接続線に印加する同相の電圧
   レベルにより記録信号を伝送する記録モードまたは再生
   信号を伝送する再生モードと少なくともクロック信号お
   よびシリアルデータ信号を伝送するシリアルインタフェ
   ースモードとを切り替えることを特徴とする信号伝送方
   法。