JPH0438114A - アナログ入力回路の監視装置 - Google Patents
アナログ入力回路の監視装置Info
- Publication number
- JPH0438114A JPH0438114A JP2143711A JP14371190A JPH0438114A JP H0438114 A JPH0438114 A JP H0438114A JP 2143711 A JP2143711 A JP 2143711A JP 14371190 A JP14371190 A JP 14371190A JP H0438114 A JPH0438114 A JP H0438114A
- Authority
- JP
- Japan
- Prior art keywords
- analog input
- signal
- signals
- input circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 22
- 230000005856 abnormality Effects 0.000 claims abstract description 17
- 238000012806 monitoring device Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 7
- 238000007689 inspection Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、ディジタル保護@!電装置におけるアナログ
入力回路の監視装置に関する。
入力回路の監視装置に関する。
B0発明の概要
本発明は、アナログ入力回路によって系統の電圧、電流
をディジタル信号で取込むディジタル保護継電装置にお
いて、 アナログ入力信号に基本波信号を重畳させて2系統の信
号を得、この両信号を比較することによってアナログ入
力回路の異常を検出することにより、 アナログ入力信号及び入力回路構成による監視機能の制
約を無くしながら確実な監視になるようにしたものであ
る。
をディジタル信号で取込むディジタル保護継電装置にお
いて、 アナログ入力信号に基本波信号を重畳させて2系統の信
号を得、この両信号を比較することによってアナログ入
力回路の異常を検出することにより、 アナログ入力信号及び入力回路構成による監視機能の制
約を無くしながら確実な監視になるようにしたものであ
る。
C0従来の技術
ディジタル保護継電装置は、第2図に示すように、保護
対象系統の電圧v1電流1.零相電圧V。
対象系統の電圧v1電流1.零相電圧V。
等の各種アナログ入力を変流器、変成器さらには補助変
成器等から取込み、各アナログ入力をフィルタ1.−1
.を通すことで基本波成分のみを抽出し、サンプルホー
ルド回路21〜2.によるサンプルホールドとマルチプ
レクサ3による順次切換入力によってA/D変換器4の
順次入力にし、A/D変換器のディジタル出力をディジ
タル保護演算部5のデータ入力にして該演算部5による
各種保護演算を行なう。
成器等から取込み、各アナログ入力をフィルタ1.−1
.を通すことで基本波成分のみを抽出し、サンプルホー
ルド回路21〜2.によるサンプルホールドとマルチプ
レクサ3による順次切換入力によってA/D変換器4の
順次入力にし、A/D変換器のディジタル出力をディジ
タル保護演算部5のデータ入力にして該演算部5による
各種保護演算を行なう。
このようなディジタル保護継電装置において、フィルタ
からA/D変換器までのアナログ入力回路の故障(断線
や回路異常)は誤った保護演算ひいては誤ったトリップ
になるか、又は保護対象系統の事故発生を検出不能にす
る。
からA/D変換器までのアナログ入力回路の故障(断線
や回路異常)は誤った保護演算ひいては誤ったトリップ
になるか、又は保護対象系統の事故発生を検出不能にす
る。
そこで、従来からアナログ入力回路の監視方式が提案さ
れ、アナログ入力V、1、VOに代えて点検交流信号を
入力することで保護演算機能も含めて点検する点検入力
方式、3相の電圧又は電流を入力する場合に各相アナロ
グ入力の平衡性から各相アナログ入力回路の正当性をチ
エツクする3相平衡チ工ツク方式、アナログ入力に高周
波信号を重畳させて該高周波信号の検出からチエツクす
る高周波重畳方式がある。
れ、アナログ入力V、1、VOに代えて点検交流信号を
入力することで保護演算機能も含めて点検する点検入力
方式、3相の電圧又は電流を入力する場合に各相アナロ
グ入力の平衡性から各相アナログ入力回路の正当性をチ
エツクする3相平衡チ工ツク方式、アナログ入力に高周
波信号を重畳させて該高周波信号の検出からチエツクす
る高周波重畳方式がある。
D1発明が解決しようとする課題
従来のアナログ入力回路の監視方式のうち、点検入力方
式は点検入力とアナログ入力とを補助リレーで切換える
ため、点検入力期間には保護機能を喪失してしまう重大
な欠点があるし、入力切換のための補助リレー自体がア
ナログ人ツノ回路に含まれて信頼性を低下させる恐れが
ある。
式は点検入力とアナログ入力とを補助リレーで切換える
ため、点検入力期間には保護機能を喪失してしまう重大
な欠点があるし、入力切換のための補助リレー自体がア
ナログ人ツノ回路に含まれて信頼性を低下させる恐れが
ある。
一方、3相平衡チ工ツク方式は、3相入力にならない零
相電圧V。のアナログ入力や微小レベル状態になり得る
電流Iのアナログ入力等には適用できない。また、3相
入力になるアナログ入力であっても適用系統によっては
3相のバランスがくずれている場合には適用できない。
相電圧V。のアナログ入力や微小レベル状態になり得る
電流Iのアナログ入力等には適用できない。また、3相
入力になるアナログ入力であっても適用系統によっては
3相のバランスがくずれている場合には適用できない。
上述の問題点は、高周波重畳方式では解消されるが、保
護対象系統にも高調波が存在してアナログ入力に含まれ
るため、この高調波と高周波信号との混在によって誤っ
た点検になる可能性があるし、系統の高調波を取除くよ
うにすると点検感度を下げることになる。さらに、基本
波のアナログ入力回路を監視するのに高周波信号から監
視するた約基本波に対するアナログ入力回路の機能点検
にはなり得ないもので監視の信頼性低下になる。
護対象系統にも高調波が存在してアナログ入力に含まれ
るため、この高調波と高周波信号との混在によって誤っ
た点検になる可能性があるし、系統の高調波を取除くよ
うにすると点検感度を下げることになる。さらに、基本
波のアナログ入力回路を監視するのに高周波信号から監
視するた約基本波に対するアナログ入力回路の機能点検
にはなり得ないもので監視の信頼性低下になる。
本発明の目的は、アナログ入力信号及び入力回路構成に
よる監視機能の制約を無くしながら確実な監視になる監
視装置を提供することにある。
よる監視機能の制約を無くしながら確実な監視になる監
視装置を提供することにある。
80課題を解決するための手段と作用
本発明は、前記目的を達成するため、保護対象系統から
検出したアナログ入力信号をアナログ入力回路を通して
ディジタル保護演算部に取込み、該演算部によって保護
演算を行なうディジタル保護継電装置において、前記ア
ナログ入力回路は前記アナログ入力信号に基本波信号を
重畳させて2系統の信号CH1、CH2を得て前記ディ
ジタル保護演算部の入力とする信号処理回路を設け、前
記ディジタル保護演算部は前記信号CH1,CH2の比
較によって前記アナログ入力回路の異常を検出するアナ
ログ入力相対監視部及び信号CHIから前記基本波信号
のサンプル値を減算して保護演算を行なう保護演算部を
設け、アナログ入力信号に基本波を重畳させることで1
相の信号や低レベルのアナログ入力信号にも一定レベル
以上の信号を確保し、2系統の信号を比較することで何
れか一方の系統の異常を検出する。また、アナログ入力
に基本波信号を重畳することから保護演算には一方の系
統の信号から基本波信号を減算することでアナログ入力
信号を復元する。
検出したアナログ入力信号をアナログ入力回路を通して
ディジタル保護演算部に取込み、該演算部によって保護
演算を行なうディジタル保護継電装置において、前記ア
ナログ入力回路は前記アナログ入力信号に基本波信号を
重畳させて2系統の信号CH1、CH2を得て前記ディ
ジタル保護演算部の入力とする信号処理回路を設け、前
記ディジタル保護演算部は前記信号CH1,CH2の比
較によって前記アナログ入力回路の異常を検出するアナ
ログ入力相対監視部及び信号CHIから前記基本波信号
のサンプル値を減算して保護演算を行なう保護演算部を
設け、アナログ入力信号に基本波を重畳させることで1
相の信号や低レベルのアナログ入力信号にも一定レベル
以上の信号を確保し、2系統の信号を比較することで何
れか一方の系統の異常を検出する。また、アナログ入力
に基本波信号を重畳することから保護演算には一方の系
統の信号から基本波信号を減算することでアナログ入力
信号を復元する。
F、実施例
第1図は本発明の一実施例を示す回路図である。
アナログ入力回路は信号処理回路6I〜6.とマルチプ
レクサ3AとA/D変換器4によって構成される。信号
処理回路6.〜63は、回路61に代表して示すように
、3系統によって構成され、そのうちの2系統はアナロ
グ入力(電圧V)が加算器611+ 6 I2の加算入
力にされ、加算器6□、61tの他方の加算入力はRO
M7で発生する基本波のサンプルデータをアナログ信号
に変換するD/A変換器8の出力にされる。
レクサ3AとA/D変換器4によって構成される。信号
処理回路6.〜63は、回路61に代表して示すように
、3系統によって構成され、そのうちの2系統はアナロ
グ入力(電圧V)が加算器611+ 6 I2の加算入
力にされ、加算器6□、61tの他方の加算入力はRO
M7で発生する基本波のサンプルデータをアナログ信号
に変換するD/A変換器8の出力にされる。
加算器611+61tの両出力は夫々フィルタ11.。
1゜を通して高調波成分が除去され、サンプルホールド
回路211.21!によってサンプルホールドされる。
回路211.21!によってサンプルホールドされる。
また、D/A変換器8からの基本波アナログ入力は第3
の系統になるフィルタ113とサンプルホールド回路2
1.を通してサンプルホールドされる。これら加算器6
□、63.の加算処理とフィルタI 11〜+13のフ
ィルタ特性及びサンプルホールド回路2 ++〜21.
のサンプルホールドタイミングは同じになる回路構成に
される。
の系統になるフィルタ113とサンプルホールド回路2
1.を通してサンプルホールドされる。これら加算器6
□、63.の加算処理とフィルタI 11〜+13のフ
ィルタ特性及びサンプルホールド回路2 ++〜21.
のサンプルホールドタイミングは同じになる回路構成に
される。
サンプルホールド回路2□〜21.の各出力は信号CH
1−CH3としてマルチプレクサ3Aにより順次A/D
変換器4に取込まれ、そのディジタル信号化がなされて
ディジタル保護演算部5Aに取込まれる。この演算部5
Aは、2系統の信号CHlとCI(2を入力として両人
ツノの比較によってアナログ入力回路の正当性を監視す
るアナログ入力相対監視部9と、信号CH3を入力とし
て該信号の絶対からアナログ入力回路の正当性を監視す
るアナログ入力絶対値監視部1oと、信号CHIから信
号C113を減算して保護継電機能としての入力を得る
減算部11と、この減算部11の出力を入力に持し保護
演算を行なう保護演算部!2とを備える。
1−CH3としてマルチプレクサ3Aにより順次A/D
変換器4に取込まれ、そのディジタル信号化がなされて
ディジタル保護演算部5Aに取込まれる。この演算部5
Aは、2系統の信号CHlとCI(2を入力として両人
ツノの比較によってアナログ入力回路の正当性を監視す
るアナログ入力相対監視部9と、信号CH3を入力とし
て該信号の絶対からアナログ入力回路の正当性を監視す
るアナログ入力絶対値監視部1oと、信号CHIから信
号C113を減算して保護継電機能としての入力を得る
減算部11と、この減算部11の出力を入力に持し保護
演算を行なう保護演算部!2とを備える。
以上の構成になる本実施例の動作をアナログ入力Vて代
表して以下に詳細に説明する。
表して以下に詳細に説明する。
アナログ入力■には加算56.、.6.、にょって夫々
D/A変換器からの基本波信号が加算(重畳)され、フ
ィルタ18.1□によってアナログ入力■に含まれる高
調波成分が除去され、サンプルホールド回路211+
212で夫々サンプルホールドされる。一方、D/A
変換器8からの基本波信号もフィルタ113とサンプル
ホールド回路21.を通してサンプルホールドされる。
D/A変換器からの基本波信号が加算(重畳)され、フ
ィルタ18.1□によってアナログ入力■に含まれる高
調波成分が除去され、サンプルホールド回路211+
212で夫々サンプルホールドされる。一方、D/A
変換器8からの基本波信号もフィルタ113とサンプル
ホールド回路21.を通してサンプルホールドされる。
従って、信号処理回路61の各部が正常に動作すれば信
号CHIとCH2とは両アナログ入力回路が正常であれ
ば常に同じサンプル値になり、また信号CH3にはアナ
ログ入力■に重畳させる基本波信号のサンプル値が取出
される。このことから、例えばフィルタ1、での断線や
機能喪失があると、信号CHIとCH2に差異が生じそ
の比較によって異常検出を行なうことができる。この異
常検出はアナログ入力Vが3相になることを不要にして
1つの信号による検出ができ、しかも低レベルの電流や
零相電圧の入力にあっても基本波信号が加算されている
ことから一定レベル以上の信号を確保して異常検出可能
となる。この異常検出はアナログ入力相対監視部9によ
って行なわれ、その具体的な処理には による演算で比率誤差分εよりも小さくなるときに正常
と判定する。
号CHIとCH2とは両アナログ入力回路が正常であれ
ば常に同じサンプル値になり、また信号CH3にはアナ
ログ入力■に重畳させる基本波信号のサンプル値が取出
される。このことから、例えばフィルタ1、での断線や
機能喪失があると、信号CHIとCH2に差異が生じそ
の比較によって異常検出を行なうことができる。この異
常検出はアナログ入力Vが3相になることを不要にして
1つの信号による検出ができ、しかも低レベルの電流や
零相電圧の入力にあっても基本波信号が加算されている
ことから一定レベル以上の信号を確保して異常検出可能
となる。この異常検出はアナログ入力相対監視部9によ
って行なわれ、その具体的な処理には による演算で比率誤差分εよりも小さくなるときに正常
と判定する。
上述の監視動作には、基本波信号が正常に印加されてい
ることかつ信号処理回路の電源等が正常にあることが十
分条件になり、このため信号CH3が適正に加えられて
いることをアナログ入力絶対値監視部IOにおいてチエ
ツクすると共に、信号処理回路とマルチプレクサの動作
さらにはA/D変換器4での変換に下位ビットの欠は等
の異常があるときに既知となる信号CH3の絶対値の異
常から検出する。
ることかつ信号処理回路の電源等が正常にあることが十
分条件になり、このため信号CH3が適正に加えられて
いることをアナログ入力絶対値監視部IOにおいてチエ
ツクすると共に、信号処理回路とマルチプレクサの動作
さらにはA/D変換器4での変換に下位ビットの欠は等
の異常があるときに既知となる信号CH3の絶対値の異
常から検出する。
また、信号CHIには基本波信号が重畳されることから
、リレー演算にはアナログ入力■を取込むために減算器
11で該信号CHIから信号CH3を減算し、復元した
アナログ入力■を使って演算部12が保護演算を行なう
。
、リレー演算にはアナログ入力■を取込むために減算器
11で該信号CHIから信号CH3を減算し、復元した
アナログ入力■を使って演算部12が保護演算を行なう
。
G1発明の効果
以上のとおり、本発明によれば、アナログ入力に基本波
信号を重畳させた2系統のサンプル信号を得、この両信
号をマルチプレクサとA/D変換器を介してディジタル
保護演算部に取込んで比較演算を行なうことでアナログ
入力回路の異常を検出するようにしたため、アナログ入
力信号及び入力回路構成による監視機能の制約を無くし
ながら確実な監視になる。具体的には以下の効果がある
。
信号を重畳させた2系統のサンプル信号を得、この両信
号をマルチプレクサとA/D変換器を介してディジタル
保護演算部に取込んで比較演算を行なうことでアナログ
入力回路の異常を検出するようにしたため、アナログ入
力信号及び入力回路構成による監視機能の制約を無くし
ながら確実な監視になる。具体的には以下の効果がある
。
(1)アナログ入力信号は常時保護演算に取込むことが
でき、従来の点検入力方式に較べて点検時の保護機能の
喪失が無く、また補助リレーによる信頼性低下を起すこ
とがない。
でき、従来の点検入力方式に較べて点検時の保護機能の
喪失が無く、また補助リレーによる信頼性低下を起すこ
とがない。
(2)アナログ入力信号側々について異常検出を行なう
ことができ、しかもアナログ入力信号レベルにも影響さ
れることがなく、従来の3相の平衡方式による平衡3相
かっ所定レベル以上の入力を必要とするという制約が無
くなる。
ことができ、しかもアナログ入力信号レベルにも影響さ
れることがなく、従来の3相の平衡方式による平衡3相
かっ所定レベル以上の入力を必要とするという制約が無
くなる。
(3)アナログ入力信号に基本波信号を重畳して異常検
出を基本波信号に対して行なうため、従来の高調波重畳
方式に較へて基本波による異常検出でアナログ入力信号
に合わせた適正なチエツクになるし、系統の高調波が重
畳する場合にも影響されることなく確実な監視ができる
。
出を基本波信号に対して行なうため、従来の高調波重畳
方式に較へて基本波による異常検出でアナログ入力信号
に合わせた適正なチエツクになるし、系統の高調波が重
畳する場合にも影響されることなく確実な監視ができる
。
(4)所定レベル以上の2系統の信号の比較になるため
、その偏差から異常検出のための比較によって高精度の
監視が可能となる。
、その偏差から異常検出のための比較によって高精度の
監視が可能となる。
第1図は本発明の一実施例を示す回路図、第2図はディ
ジタル保護継電装置のアナログ入力回路図である。 1、.1.、.1.3・・・フィルタ、2..2.、.
2・・・サンプルホールド回路、3,3A・・・マルチ
プレクサ、4・・・A/D変換器、5.5A・・・ディ
ジタル保護演算部、6□、6.・・・加算器、6..6
..6.・・・信号処理回路、7・・・ROM、8・・
・D/A変換器、9・・・アナログ入力相対監視部、l
O・・・アナログ入力絶対値監視部、 1・・・減算部、 2・・・保護演算 外1名
ジタル保護継電装置のアナログ入力回路図である。 1、.1.、.1.3・・・フィルタ、2..2.、.
2・・・サンプルホールド回路、3,3A・・・マルチ
プレクサ、4・・・A/D変換器、5.5A・・・ディ
ジタル保護演算部、6□、6.・・・加算器、6..6
..6.・・・信号処理回路、7・・・ROM、8・・
・D/A変換器、9・・・アナログ入力相対監視部、l
O・・・アナログ入力絶対値監視部、 1・・・減算部、 2・・・保護演算 外1名
Claims (2)
- (1)保護対象系統から検出したアナログ入力信号をア
ナログ入力回路を通してディジタル保護演算部に取込み
、該演算部によって保護演算を行なうディジタル保護継
電装置において、前記アナログ入力回路は前記アナログ
入力信号に基本波信号を重畳させて2系統の信号CH1
、CH2を得て前記ディジタル保護演算部の入力とする
信号処理回路を設け、前記ディジタル保護演算部は前記
信号CH1、CH2の比較によって前記アナログ入力回
路の異常を検出するアナログ入力相対監視部及び信号C
H1から前記基本波信号のサンプル値を減算して保護演
算を行なう保護演算部を設けたことを特徴とするアナロ
グ入力回路の監視装置。 - (2)前記アナログ入力回路は前記基本波信号を前記信
号CH1、CH2と同等の回路を通した信号CH3とし
て前記ディジタル保護演算部に与え、前記ディジタル保
護演算部は前記信号CH3の絶対値からアナログ入力回
路の異常を検出するアナログ入力絶対値監視部を設けた
ことを特徴とするアナログ入力回路の監視装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2143711A JPH0438114A (ja) | 1990-06-01 | 1990-06-01 | アナログ入力回路の監視装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2143711A JPH0438114A (ja) | 1990-06-01 | 1990-06-01 | アナログ入力回路の監視装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0438114A true JPH0438114A (ja) | 1992-02-07 |
Family
ID=15345201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2143711A Pending JPH0438114A (ja) | 1990-06-01 | 1990-06-01 | アナログ入力回路の監視装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0438114A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019111454A1 (ja) | 2017-12-07 | 2019-06-13 | 株式会社東芝 | ディジタル保護制御装置 |
-
1990
- 1990-06-01 JP JP2143711A patent/JPH0438114A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019111454A1 (ja) | 2017-12-07 | 2019-06-13 | 株式会社東芝 | ディジタル保護制御装置 |
KR20200086704A (ko) | 2017-12-07 | 2020-07-17 | 가부시끼가이샤 도시바 | 디지털 보호 제어 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6220768B2 (ja) | ||
JP2773377B2 (ja) | アナログ入力回路の連続監視回路 | |
JPH0438114A (ja) | アナログ入力回路の監視装置 | |
JP2001028829A (ja) | ディジタル形保護継電装置 | |
JP3414921B2 (ja) | 保護継電装置 | |
KR0146148B1 (ko) | 3상 과전류 계전기의 입력회로 및 그 감시방법 | |
JP7432468B2 (ja) | ディジタル保護制御装置及びディジタル保護制御装置の監視方法 | |
JPH0398418A (ja) | ディジタル保護継電器の監視装置 | |
JPS61170222A (ja) | デイジタル保護継電器における入力部点検回路 | |
JP2520714B2 (ja) | ディジタル型保護継電装置の入力回路の点検監視方式 | |
JPH09168226A (ja) | 保護継電装置 | |
JPH0379933B2 (ja) | ||
JP3263763B2 (ja) | ディジタル形保護制御装置 | |
JP2970728B2 (ja) | 地絡方向継電器 | |
JPH07107653A (ja) | 一相断線常時監視方式 | |
JPH10229631A (ja) | デジタルリレー装置のアナログ監視回路 | |
JPS6341285B2 (ja) | ||
JP2524527B2 (ja) | 差動保護装置の入力部故障診断方法 | |
JP2001258146A (ja) | アナログ入力回路監視方法 | |
JPS6364519A (ja) | 保護継電器の入力部の監視装置 | |
JP3024912B2 (ja) | 差動保護継電装置 | |
JP3617189B2 (ja) | ディジタル保護継電器の入力回路点検方法 | |
JPH05137237A (ja) | デジタル形保護・制御装置 | |
JP3975647B2 (ja) | アナログ入力回路の監視方式 | |
JPH0613583Y2 (ja) | 残留電圧,電流除去回路 |