JPH04373203A - 積層型遅延線 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、積層型遅延線に関し、
特に、複数の樹脂層を導電性配線層を介して積層して得
られた積層体を用いて構成された積層型遅延線に関する
。

【０００２】

【従来の技術】従来、遅延線としては、アルミナ基板や
ガラスエポキシ基板等の低誘電率基板の一方面に遅延線
用信号ラインを形成し、他方面の全面にアース電極を形
成したマイクロストリップライン構造のものが多用され
ている。しかしながら、低誘電率基板の一方面に遅延線
用信号ラインを構成するものであるため、小型化が難し
かった。

【０００３】そこで、複数の誘電体セラミック層を、複
数の導電性配線層を介して積層し、該複数の導電性配線
層を電気的に接続することにより遅延線用信号ラインを
形成した積層型の遅延線が提案されている。ここでは、
所定の遅延時間を得るための遅延線用信号ラインが複数
の層に渡って形成されているため、遅延線の全体形状を
小型化することが可能とされている。

【０００４】

【発明が解決しようとする課題】しかしながら、上記積
層型の遅延線はセラミックスを基材とするため、製造に
際し煩雑な作業及び長時間の工程を伴う焼成作業を実施
しなければならなかった。そのため、部品コストが高く
付くという問題があった。また、セラミックスを基材と
するものであるため、得られた積層体がもろく、割れや
欠け等を生じることがあるという問題もあった。本発明
の目的は、比較的簡単な工程を得て製造することができ
、かつ割れや欠け等が生じ難い安価な積層型遅延線を提
供することにある。

【０００５】

【課題を解決するための手段】本発明は、複数の樹脂層
を複数の導電性配線層を介して積層し、前記複数の導電
性配線層を電気的に接続することにより少なくとも１の
遅延線用信号ラインが形成されており、かつ該遅延線用
信号ラインと樹脂層を介して隔てられたアース電極が形
成された積層体と、前記積層体の外表面に形成されてお
り、かつ前記遅延線用信号ラインの両端に電気的に接続
された一対の外部電極とを備える、積層型遅延線である
。

【０００６】本発明において、複数の樹脂層は、予め成
形された薄板状の樹脂板や樹脂フィルムを用いて形成す
ることができ、さらに予め成形されていない樹脂ペース
トを積層し、しかる後硬化させることにより構成しても
よい。使用し得る樹脂としては、所望の遅延時間を得る
ことを可能とするものである限り、特に限定はされない
。このような樹脂の例としては、ポリイミド、ガラス−
エポキシ複合材料、ベークライト等が挙げられる。また
、複数の導電性配線層は、薄板状の樹脂板や樹脂フィル
ム上に形成する場合には、導電ペーストの印刷、乾式メ
ッキ及びエッチング等の任意の方法で形成することがで
きる。同様に、アース電極及び外部電極についても、任
意の電極形成方法を採用することにより形成することが
できる。

【０００７】樹脂板や樹脂フィルムにより積層体を構成
する場合には、樹脂層相互を接着剤により貼り合わせて
積層することより積層体を構成してもよく、あるいは樹
脂板または樹脂フィルム同士を熱融着することにより接
合し、積層体を構成してもよい。さらに、樹脂ペースト
を用いる方法では、複数の樹脂ペーストを印刷・積層し
、しかる後硬化させてもよく、あるいは一の樹脂ペース
トを印刷し硬化させた後、次の樹脂ペースト層を印刷し
硬化させることによって構成してもよい。なお、アース
電極は、積層体の内部だけでなく、積層体の上面または
下面にも構成されてもよい。積層体の外表面に露出する
ように一のアース電極を形成した場合には、該アース電
極を外部電極としても利用すれば、アース電極に接続さ
れる外部電極を省略することができる。

【０００８】

【作用】積層体が樹脂を基材として構成されているため
、煩雑かつ長時間の工程を必要とする焼成作業を省略す
ることができ、比較的簡単な工程で積層体を得ることが
できる。また、積層体が樹脂を基材としているため、割
れや欠け等が生じ難い。さらに、導電性配線層、アース
電極及び外部電極は、樹脂を基材としている積層体を用
いているため、エッチング、乾式メッキ等の比較的簡単
な電極形成方法により形成することができる。

【０００９】

【実施例の説明】以下、本発明の非限定的な実施例を説
明することにより、本発明を明らかにする。図１は、本
実施例の積層型遅延線を得るのに用いられる樹脂基板及
びその上に形成されている導電パターンを示す分解斜視
図である。本実施例では、複数枚の矩形の樹脂基板１〜
５が積層されて積層体が構成される。樹脂基板１，３，
５の上面には略矩形形状のアース電極６，７，８が形成
されている。アース電極６は、樹脂基板１の側縁１ａ，
１ｂに引き出される形状とされており、同様にアース電
極８についても、樹脂基板５の側縁５ａ，５ｂに引き出
されるように形成されている。また、アース電極７は、
樹脂基板３の一方側縁３ａに引き出されるように形成さ
れている。他方、樹脂基板２，４の上面には、それぞれ
、蛇行形状の導電性配線層９，１０が形成されている。 導電性配線層９，１０は、後述の遅延線用信号ラインを
構成するものであるため、所望の遅延時間が得られる限
り、任意の平面形状を有するように構成することができ
る。すなわち、図示のような蛇行形状だけでなく、ルー
プ状、スパイラル状等の適宜の平面形状を有するように
構成することができる。

【００１０】導電性配線層９の一端は、樹脂基板２の一
方側縁２ａに至るように構成されており、他方端は樹脂
基板２に形成されたバイアホール１１に電気的に接続さ
れている。同様に、導電性配線層１０の一端は樹脂基板
４の一方側縁４ａに引き出されており、他方端はバイア
ホール１１に対応する位置の端部１２に電気的に接続さ
れている。バイアホール１１は、樹脂基板２に所定の大
きさの貫通孔を形成し、該貫通孔内に導電性材料を付与
した構造を有する。導電性材料は該貫通孔を充填するよ
うに形成されていてもよく、あるいは貫通孔の内壁に塗
布されていてもよい。他方、樹脂基板３にもアース電極
７と隔てられた位置にバイアホール１３が形成されてい
る。このバイアホール１３も、樹脂基板３に貫通孔を形
成し、該貫通孔に導電性材料を充填することにより、あ
るいは該貫通孔の内壁に導電性材料を塗布することによ
り形成される。

【００１１】そして、上記バイアホール１１，１３は、
樹脂基板２〜４を積層したときに重なり合う位置に形成
されている。すなわち、バイアホール１１，１３は、導
電性配線層９の一端と導電性配線層１０の一端とを電気
的に接続するために設けられている。なお、上述したア
ース電極６〜８及び導電性配線層９，１０並びにバイア
ホール１１，１３内に充填または塗布される導電性材料
は、導電ペーストを印刷し乾燥することにより、あるい
は蒸着またはメッキ等の適宜の方法により形成すること
ができる。

【００１２】図１に示した樹脂基板１〜５を図示の向き
のまま積層し、さらに必要に応じて上下に１以上の樹脂
基板を積層し一体化することにより図２に示す積層体１
４を得ることができる。この場合、樹脂基板同士を一体
化する方法としては、間に接着剤を介して各樹脂基板同
士を接合する方法、あるいは樹脂基板同士を熱融着する
ことにより接合する方法等を適宜採用することができる
。次に、積層体１４の側面１４ａ，１４ｂに、外部電極
１５〜１８を形成する。外部電極１５〜１８の形成は、
導電ペーストの印刷・硬化、メッキまたはエッチング等
の適宜の方法により行い得る。外部電極１５，１６は、
それぞれ、導電性配線層９，１０に電気的に接続されて
おり、従って外部電極１５，１６間に導電性配線層９，
１０よりなる遅延線用信号ラインが構成されている。他
方、外部電極１７，１８は、アース電極６〜８に電気的
に接続されている。従って、チップ部品として用いられ
る積層型の遅延線が構成されている。

【００１３】図２に示した積層型遅延線１９では、積層
体１４内において複数層に渡って遅延線用信号ラインを
構成するための導電性配線層９，１０が形成されている
ため、チップサイズを大型化することなく所望の遅延時
間を得ることができる。また、積層体１４は、樹脂を基
材とするものであるため、上記のような比較的簡単な工
程で形成することができ、かつ割れや欠け等も生じ難い
ことが分かる。また、図３に斜視図で示すように、上述
した図２の外部電極１５〜１８に電気的に接続されるよ
うにリード端子２０〜２３を取り付けることにより、リ
ード端子付の遅延線２４を構成することも可能である。

【００１４】なお、実際の遅延線の量産に際しては、図
４に示すように複数のアース電極６が上面において整列
形成されたマザーの樹脂基板３１と、複数の導電性配線
層９が上面に整列形成されたマザーの樹脂基板３２とを
積層し、さらに図１に示したアース電極７，８や導電性
配線層１０が形成されたマザーの樹脂基板を同様にして
形成し積層し、得られた積層体を厚み方向に切断するこ
とにより多数の積層体１４（図２参照）を効率よく得る
ことができる。

【００１５】さらに、図５に示すように、長尺状の一の
マザーの樹脂フィルム３３を用いて積層体１４を量産し
てもよい。ここでは、樹脂フィルム３３の一端側の第１
の領域３３ａ上に複数のアース電極６を整列形成し、第
１の領域３３ａと同一面積の第２の領域３３ｂ上に複数
の導電性配線層９を整列形成し、領域３３ａ，３３ｂと
同面積の第３領域３３ｃを隔てて配置された第４の領域
３３ｄにアース電極７を複数整列形成する。このような
マザーの樹脂フィルム３３を、領域３３ａ〜３３ｄ間の
折り目線３４ａ〜３４ｃを介して折り曲げ、領域３３ａ
〜３３ｄを重ね合わせていくことにより、積層体１４を
得るためのマザーの積層体を得ることができる。すなわ
ち、図５のマザーの樹脂フィルム３３では、アース電極
６が形成されている面が上面となるように、折り目線３
４ａを介して領域３３ａと領域３３ｂとを折り曲げ、次
に領域３３ｂと領域３３ｃとが接触するように折り目線
３４ｂを介して折り曲げ、さらに折り目線３３ｃを介し
て領域３３ｃに対して領域３３ｄを折り曲げる、といっ
た一連の折り曲げ工程を得ることにより、マザーの積層
体を得ることができる。

【００１６】さらに、上述してきた実施例では、予め成
形された樹脂基板１〜５やマザーの樹脂基板３１，３２
及び樹脂フィルム３３を用いたが、樹脂ペーストを印刷
し積層することにより積層体を得てもよい。例えば、図
６に示すように、ベース部材４１上に、必要により離型
剤を介してまず樹脂ペースト４２を平面形状が矩形形状
になるように印刷し、該樹脂ペースト４２が乾燥した後
あるいは乾燥に至る前にその上面にアース電極８ｃ（図
１参照）を構成するための導電ペースト４３を印刷し、
次に、樹脂ペースト４３をその上に印刷し、さらに導電
性配線層１０（図１参照）を形成するための導電ペース
ト４４を印刷する。さらに、上記の同様にして、樹脂ペ
ースト４６、導電ペースト４７、樹脂ペースト４８、導
電ペースト４９、樹脂ペースト５０、導電ペースト５１
及び樹脂ペースト５２を順次印刷していくことにより、
積層体５３を得ることができる。この積層体５３を硬化
させれば、図２に示した積層体１４と同様の構造を得る
ことができる。

【００１７】なお、本発明において、複数層に跨がって
形成される導電性配線層は、図示のように２層のものに
限られず、３以上の導電性配線層を積層してもよい。ま
た、遅延時間は、上記導電性配線層９，１０の平面形状
を工夫することにより、あるいは使用する樹脂基材を選
択することにより、簡単に変更することも可能である。

【００１８】

【発明の効果】以上のように、本発明によれば、遅延線
用信号ラインが複数層の導電性配線層を電気的に接続す
ることにより構成されているため、すなわち積層型の遅
延線であるため、遅延時間を長くした場合であっても、
部品寸法を効果的に小型化することができる。しかも、
樹脂を基材とするものであるため、割れや欠け等が生じ
難く、さらに積層体を簡単な工程で構成することができ
る。よって、信頼性に優れた遅延線を安価に提供するこ
とが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例の積層型遅延線の分解斜視図
。

【図２】本発明の一実施例の積層型遅延線を示す斜視図
。

【図３】リード端子が取り付けられた積層型遅延線を示
す斜視図。

【図４】本発明の一実施例の積層型遅延線を得るのに用
いられるマザーの樹脂基板を説明するための分解斜視図
。

【図５】本発明の一実施例の積層型遅延線を得るのに用
いられるマザーの樹脂フィルム及びその上に形成される
電極形状を説明するための略図的部分切欠平面図。

【図６】本発明の積層型遅延線の製造方法の他の例を説
明するための断面図。

【符号の説明】

１〜５…樹脂層を構成するための樹脂基板６〜８…アー
ス電極 ９，１０…導電性配線層 １１，１３…バイアホール

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　複数の樹脂層を複数の導電性配線層を
   介して積層し、前記複数の導電性配線層同士を電気的に
   接続することにより少なくとも一の遅延線用信号ライン
   が形成されており、かつ前記導電性配線層と樹脂層を介
   して隔てられたアース電極を有する積層体と、前記積層
   体の外表面に形成されており、かつ前記遅延線用信号ラ
   インの両端に電気的に接続された一対の外部電極とを備
   える積層型遅延線。