JPH04369222A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04369222A
JPH04369222A JP14494191A JP14494191A JPH04369222A JP H04369222 A JPH04369222 A JP H04369222A JP 14494191 A JP14494191 A JP 14494191A JP 14494191 A JP14494191 A JP 14494191A JP H04369222 A JPH04369222 A JP H04369222A
Authority
JP
Japan
Prior art keywords
oxide film
silicon
film
interface
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14494191A
Other languages
English (en)
Inventor
Munetaka Oda
小田 宗隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP14494191A priority Critical patent/JPH04369222A/ja
Publication of JPH04369222A publication Critical patent/JPH04369222A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
、特に薄膜トランジスタにおける、酸化膜とその上に形
成されるポリシリコン等との間の界面の洗浄処理に関す
る。
【0002】
【従来の技術】素子分離性に優れ、微細化・高集積化が
可能な薄膜トランジスタが提案されている。図2には、
従来の薄膜トランジスタの代表的な例が示されている。 この薄膜トランジスタの製造工程について説明する。ま
ず、シリコン基板10に対して熱酸化を行ない、シリコ
ン基板10の上面に酸化膜(SiO2膜)12を形成す
る。この酸化膜12は、以下に形成される素子とシリコ
ン基板10との絶縁を図るものである。
【0003】次に、酸化膜12の上面に非晶質シリコン
を堆積させて熱処理しポリシリコン膜14が形成される
。そして、そのポリシリコン膜14に対して不純物がド
ープされて、トランジスタのソース領域とドレイン領域
とが形成される。更に、その上にシリコン酸化膜16及
びゲート電極18が形成され、以上の各工程により薄膜
トランジスタが形成される。
【0004】従って、図2から理解されるように、この
薄膜トランジスタは、素子分離性に優れており、また短
チャンネル効果が小さいなどの利点を有する。
【0005】ところで、従来においては、絶縁膜12と
ポリシリコン膜14との間の界面を良好なものとするた
めに、絶縁膜12が形成された後、その上面がRCA洗
浄されていた。このRCA洗浄は、周知のように、NH
4 OH−H2 O2 −H2 と、HCl−H2 O
2 −H2 Oとを用いて有機物質や金属汚染物質を除
去するものである。
【0006】
【発明が解決しようとする課題】しかしながら、このR
CA洗浄では、酸化膜12の表面を完全に洗浄すること
ができず、この上、残存した有機物質や金属汚染物質に
よって、酸化膜12とポリシリコン12との間の界面に
欠陥が生ずるという問題があった。そして、この欠陥に
より、例えばソース領域あるいはドレイン領域からシリ
コン基板上への漏れ電流を生ずることが考えられ、薄膜
トランジスタの信頼性を低下させていた。本発明は、上
記従来の課題に鑑みなされたものであり、その目的は、
絶縁膜とその上部に形成されるポリシリコン膜との間の
界面に生ずる欠陥を防止でき、信頼性の高い薄膜トラン
ジスタ等の半導体装置を製造することのできる半導体装
置の製造方法を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、シリコン基板上にシリコン酸化膜を形成
する酸化膜形成工程と、前記形成されたシリコン酸化膜
の上面を洗浄する界面処理工程と、前記洗浄されたシリ
コン酸化膜上にシリコン層を形成するシリコン層形成工
程と、を含む半導体装置の製造方法において、前記界面
処理工程は、前記シリコン基板上に形成された酸化膜の
表面をオゾンにさらすオゾン処理工程と、前記オゾン処
理の後に、前記酸化膜表面をハロゲンラジカルにさらす
ハロゲン処理工程と、前記ハロゲン処理の後に、前記酸
化膜表面を水素ラジカルにさらす水素処理工程と、を含
むことを特徴とする。
【0008】
【作用】上記構成によれば、酸化膜が上面に形成された
シリコン基板に対して、オゾン処理が行われる。具体的
には、酸化膜表面をオゾン雰囲気中にさらすことによっ
て、主として有機物の除去が実現される。
【0009】次に、オゾン処理の後に、ハロゲンラジカ
ル雰囲気中にさらし、ハロゲン処理が行われる。すなわ
ち、例えばCl* あるいはF* 等のハロゲンラジカ
ルを用いた場合には、それと金属とが反応して塩が生じ
、これによって金属汚染物質の除去が行なえる。
【0010】そして、そのオゾン処理の後に、酸化膜表
面は水素ラジカル雰囲気中にさらされ、水素処理が行わ
れる。つまり、酸化膜表面上に付着したハロゲンやハロ
ゲンラジカルを水素で置換し、いわゆる酸化膜表面の水
素によるターミネートを実行するものである。
【0011】従って、このような工程の後にシリコン膜
形成を行なうことにより、その形成にかかる熱によって
水素が除去され、それと同時に良好なシリコン層を形成
することが可能となる。
【0012】従って、以上の各工程によれば、有機物質
や金属汚染物質等を効果的に除去し、絶縁膜−シリコン
膜界面の欠陥を低減させることが可能となる。
【0013】
【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。
【0014】図1には、本発明に係る半導体装置の提供
を実行するために半導体製造装置20が示されている。 この製造装置20は、シリコン基板についての酸化膜形
成、洗浄及びポリシリコン形成等の各工程を行なうため
のものである。
【0015】まず、この製造装置20の構成について説
明する。容器22の一方端は、ガス取入口22aとなっ
ており、後述する各種のガスがこの取入口22aから流
入される。容器22の他方端には、前記各種のガスを廃
棄するための流出口22bが形成されている。
【0016】容器22の上面には、石英ガラス板24が
配置され、そのガラス板24の上方には、紫外線ランプ
であるUVランプ26が複数個整列配置されている。
【0017】容器22の内部には、載置台28が配置さ
れ、その載置台28の上面28aには、シリコン基板3
0が配置されている。なお、図には1枚のシリコン基板
30が示されているが、複数枚を同時に容器22内部に
収納することももちろん可能である。
【0018】載置台28の内部には、外部から電力が供
給される発熱コイル32が配置されている。なお、後述
するように、この発熱コイル32の代わりに上記UVラ
ンプ26とともに赤外線ランプ(図示せず)等を配置し
ても好適である。
【0019】次に、この製造装置を用いた本発明に係る
半導体装置の製造方法について説明する。
【0020】まず、図2に示したように、シリコン基板
10の上面にCVDや熱酸化を用いてシリコン酸化膜(
SiO2 ) 12が形成される。そして、その酸化膜
12上にポリシリコン膜14が形成されるわけであるが
、本実施例においてその両者の界面を良好にし、界面欠
陥を低減させるために、以下のような洗浄工程が設けら
れている。その洗浄工程について具体的に説明する。
【0021】まず、オゾン処理工程について説明すると
、流入口22aから酸素O2 が供給され、これととも
にUVランプ26が点灯する。このUVランプ26の光
エネルギーにより、オゾンO3 が発生し、この結果、
基板30はオゾンO3 雰囲気中にさらされることにな
る。
【0022】このオゾン処理工程では、主として有機物
質の酸化除去が行われる。すなわち、酸化膜12の表面
に存在する炭素Cは、オゾンO3 と反応し、例えばC
O2 となって廃棄される。
【0023】なお、このオゾン処理工程では、UV光の
波長が150〜350nmに設定され、その照射強度は
10〜30mW/cm2 である。また、容器22内の
圧力は、ほぼ大気圧であり、そのオゾン処理にかかる時
間は約10分であり、また、そのチャンバー内の温度は
、室温から100℃内に保たれる。
【0024】次に、ハロゲン処理工程について説明する
【0025】オゾン処理が終わった後、Cl2 または
F2 が供給される。そして、この供給とともに、上記
同様にUVランプ26を点灯させ、これによって、ハロ
ゲンラジカルであるCl* またはF* を生じさせる
。従って、シリコン基板30は、このハロゲンラジカル
雰囲気中にさらされる。このハロゲンラジカルによって
金属汚染物質は酸化され、塩となって除去されることに
なる。
【0026】なお、このハロゲン処理工程において、U
V光の波長は150〜350nm内に設定され、その照
射強度は10〜30mW/cm2 で設定される。また
、容器22内の圧力は、1〜100Torr内で行われ
、Cl2 やF2 等の流量は、50〜100cc/m
in内に設定される。そして、その処理時間は1〜10
分程度であり、その処理におけるシリコン基板の温度は
、200〜400℃内に保たれている。ここで、基板の
加熱は、上述した発熱コイル32によって行われており
、これに代わって上述した赤外線ランプ等を用いても好
適である。上述したハロゲンガスの他に、例えばClF
3 等を用いても好適である。
【0027】次に、水素処理工程について説明する。
【0028】上述したハロゲン処理が行われた後、水素
H2 が供給される。そして、UVランプ26の作用に
より、水素H2 はラジカルになり、H* となる。従
って、基板30は水素ラジカル雰囲気中にさらされるこ
とになる。
【0029】この結果、上記のハロゲン処理により残存
していたClやF等が取り除かれ、それに代わって水素
が酸化膜の表面に付着することになる。水素によるいわ
ゆるターミネートである。
【0030】なお、この水素処理工程においては、UV
光の波長は150〜350nm内に設定され、その照射
強度は10〜30mW/cm2 内に設定される。また
、容器22内の圧力は1〜100Torr内に定められ
、H2 の流量は10〜100cc/minとされる。 そして、温度は100〜300℃内に保たれ、処理時間
は1〜10分程度である。
【0031】以上のような各工程により、酸化膜12の
上面、すなわち界面の処理が行われ、これによって、有
機物質や金属汚染物質が効果的に除去されることになる
【0032】そして、この界面処理が行われた後、シリ
コンの膜が形成される。具体的には、シラン(SiH4
 )またはジシラン(Si2 H6 )が流されて、酸
化膜上にシリコンの膜を成長させて行われる。
【0033】なお、このときの温度は、350℃〜55
0℃に保たれ、ガスの流量は100cc/minである
。また、容器22内の圧力は、10〜20m  Tor
rであり、これによって、シリコンが100〜500n
mの膜厚で形成されることになり、これを熱処理してポ
リシリコンの膜が形成される。具体的には、この熱処理
は、窒素N2 の雰囲気中で600℃にて20時間アニ
ールすることにより行われる。
【0034】以上のように、本実施例の半導体装置の製
造方法によれば、シリコン酸化膜12の表面に存在する
有機物質や金属汚染物質を効果的に排除することができ
、ポリシリコン膜と絶縁膜との間の界面の欠陥を著しく
低減させることが可能となる。従って、トランジスタ形
成後において、絶縁膜12を流れるリーク電流を低減さ
せることができ、薄膜トランジスタの信頼性を向上させ
ることが可能となる。なお、本実施例によれば、1つの
半導体製造装置において上記の各工程を実行させること
ができるので、基板についての不必要な汚染を防ぎつつ
、円滑な製造を行なうことが可能である。ここで、シリ
コン膜の形成時に石英ガラス板24に付着するシリコン
は、Cl* 等を用いることにより容易に除去すること
が可能である。
【0035】
【発明の効果】以上説明したように、本発明によれば、
シリコン絶縁膜の表面に存在する有機物質や金属汚染物
質を効果的に除去することができ、これによって界面に
生ずる欠陥を著しく削減することが可能となる。従って
、信頼性の高い薄膜トランジスタ等を製造できる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の製造方法を行なうた
めの製造装置の構成を示す説明図である。
【図2】半導体装置の一例としての薄膜トランジスタの
構造を示す説明図である。
【符号の説明】
10  シリコン基板 12  シリコン酸化膜 14  ポリシリコン膜 20  製造装置 22  容器 24  石英ガラス板 26  紫外線ランプ 30  シリコン基板

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】シリコン基板上にシリコン酸化膜を形成す
    る酸化膜形成工程と、前記形成されたシリコン酸化膜の
    上面を洗浄する界面処理工程と、前記洗浄されたシリコ
    ン酸化膜上にシリコン層を形成するシリコン層形成工程
    と、を含む半導体装置の製造方法において、前記界面処
    理工程は、前記シリコン基板上に形成された酸化膜の表
    面をオゾンにさらすオゾン処理工程と、前記オゾン処理
    の後に、前記酸化膜表面をハロゲンラジカルにさらすハ
    ロゲン処理工程と、前記ハロゲン処理の後に、前記酸化
    膜表面を水素ラジカルにさらす水素処理工程と、を含む
    ことを特徴とする半導体装置の製造方法。
JP14494191A 1991-06-17 1991-06-17 半導体装置の製造方法 Pending JPH04369222A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14494191A JPH04369222A (ja) 1991-06-17 1991-06-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14494191A JPH04369222A (ja) 1991-06-17 1991-06-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04369222A true JPH04369222A (ja) 1992-12-22

Family

ID=15373750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14494191A Pending JPH04369222A (ja) 1991-06-17 1991-06-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04369222A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503464B1 (en) 1999-08-12 2003-01-07 Sipec Corporation Ultraviolet processing apparatus and ultraviolet processing method
US6630031B1 (en) * 1999-08-12 2003-10-07 Sipec Corporation Surface purification apparatus and surface purification method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503464B1 (en) 1999-08-12 2003-01-07 Sipec Corporation Ultraviolet processing apparatus and ultraviolet processing method
US6533902B1 (en) 1999-08-12 2003-03-18 Sipec Corporation Ultraviolet processing apparatus and ultraviolet processing method
US6630031B1 (en) * 1999-08-12 2003-10-07 Sipec Corporation Surface purification apparatus and surface purification method

Similar Documents

Publication Publication Date Title
US20020113264A1 (en) Thin-film transistor and method of manufacturing the same
JP2002208592A (ja) 絶縁膜の形成方法、半導体装置、製造装置
JP3927634B2 (ja) レーザーアニール方法及び薄膜トランジスタの作製方法
JP3596188B2 (ja) 薄膜トランジスタの製造方法
JPH04369222A (ja) 半導体装置の製造方法
TWI246729B (en) Manufacturing apparatus of an oxide film
JP3484480B2 (ja) 半導体装置の製造方法
JPS62136827A (ja) 半導体装置の製造方法
JP3571160B2 (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
JPS628519A (ja) 不純物拡散層の形成方法
JPH05129202A (ja) 薄膜半導体装置とその製造方法及びシリコン膜
JP2007188953A (ja) 多結晶シリコン層の製造方法
JPH05335337A (ja) 薄膜トランジスタの製造方法
KR20040028578A (ko) 기판처리장치 및 기판처리방법
JP3730185B2 (ja) 薄膜トランジスタの製造方法
JP4222232B2 (ja) 薄膜トランジスタの製造方法
JPH10223913A (ja) 薄膜半導体装置の製造方法
KR0146173B1 (ko) 반도체 소자의 산화막 제조방법
JPH11163356A (ja) 薄膜トランジスタおよびその製造方法
JP2002217155A (ja) 半導体基板の洗浄方法
JP4027913B2 (ja) 半導体装置の製造方法
JPH10223911A (ja) 薄膜半導体装置
JPH03266434A (ja) 半導体装置の製造方法
JPH1041513A (ja) 半導体素子の製造方法およびその装置
JPH0682683B2 (ja) 薄膜トランジスタの製造方法