JPH04367109A - 光通信用前置増幅回路 - Google Patents
光通信用前置増幅回路Info
- Publication number
- JPH04367109A JPH04367109A JP3167493A JP16749391A JPH04367109A JP H04367109 A JPH04367109 A JP H04367109A JP 3167493 A JP3167493 A JP 3167493A JP 16749391 A JP16749391 A JP 16749391A JP H04367109 A JPH04367109 A JP H04367109A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- drain
- terminal
- receiving element
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は光通信用前置増幅回路に
係り、特にハイインピーダンス型の光通信用前置増幅回
路に関するものである。
係り、特にハイインピーダンス型の光通信用前置増幅回
路に関するものである。
【０００２】
【従来の技術】従来の光通信用前置増幅回路の一例を図
２に示し説明する。この図２において、１は光を電気信
号に変換する受光素子、２はＦＥＴ、３はコンデンサ、
４は抵抗器、５は浮遊容量、６は受光素子１の負荷抵抗
器、７はＶＤＤ端子、８はＨＶ端子、９はＶＳＳ端子で
ある。そして、従来の光通信用前置増幅回路はこの図２
に示すように、受光素子１とＦＥＴ２で構成した増幅回
路の他に受光素子１の負荷抵抗器６を有している。
２に示し説明する。この図２において、１は光を電気信
号に変換する受光素子、２はＦＥＴ、３はコンデンサ、
４は抵抗器、５は浮遊容量、６は受光素子１の負荷抵抗
器、７はＶＤＤ端子、８はＨＶ端子、９はＶＳＳ端子で
ある。そして、従来の光通信用前置増幅回路はこの図２
に示すように、受光素子１とＦＥＴ２で構成した増幅回
路の他に受光素子１の負荷抵抗器６を有している。
【０００３】
【発明が解決しようとする課題】この従来の光通信用前
置増幅回路では、集積回路化が困難なトランジスタ素子
、例えば、ＨＥＭＴ等を使用したものでは、印刷抵抗の
ついた基板上にトランジスタ素子を実装した、いわゆる
、「ハイブリッド」実装品となる。そのとき、受光素子
のアノードに接続された負荷抵抗器は、０． ５ＰＦ
程度の浮遊容量を伴うため、前置増幅回路の入力雑音換
算電流の増大の原因となるという課題があった。また、
負荷抵抗器が固定されると、前置増幅回路のダイナミッ
クレンジが狭くなるという課題があった。
置増幅回路では、集積回路化が困難なトランジスタ素子
、例えば、ＨＥＭＴ等を使用したものでは、印刷抵抗の
ついた基板上にトランジスタ素子を実装した、いわゆる
、「ハイブリッド」実装品となる。そのとき、受光素子
のアノードに接続された負荷抵抗器は、０． ５ＰＦ
程度の浮遊容量を伴うため、前置増幅回路の入力雑音換
算電流の増大の原因となるという課題があった。また、
負荷抵抗器が固定されると、前置増幅回路のダイナミッ
クレンジが狭くなるという課題があった。
【０００４】
【課題を解決するための手段】本発明の光通信用前置増
幅回路は、光を電気信号に変換する受光素子と複数のＦ
ＥＴおよび抵抗器ならびコンデンサから構成される光通
信用前置増幅回路において、上記受光素子のアノードに
対してゲートが接続された第１のＦＥＴのソースはアー
スに接続され，ドレインは上記抵抗器を介して電源端子
に接続され、かつこのドレインは上記コンデンサを介し
て外部に出力されており、上記受光素子の負荷としてこ
の受光素子のアノードに対してドレインが接続された第
２のＦＥＴのゲートおよびソースが調整用に外部に出力
されているようにしたものである。
幅回路は、光を電気信号に変換する受光素子と複数のＦ
ＥＴおよび抵抗器ならびコンデンサから構成される光通
信用前置増幅回路において、上記受光素子のアノードに
対してゲートが接続された第１のＦＥＴのソースはアー
スに接続され，ドレインは上記抵抗器を介して電源端子
に接続され、かつこのドレインは上記コンデンサを介し
て外部に出力されており、上記受光素子の負荷としてこ
の受光素子のアノードに対してドレインが接続された第
２のＦＥＴのゲートおよびソースが調整用に外部に出力
されているようにしたものである。
【０００５】
【作用】本発明においては、低入力容量化に伴う低雑音
化と電圧変換利得の可変化を達成し、また、受光素子の
負荷となっているＦＥＴのゲート電圧およびソース電圧
を調整することにより、電圧変換利得を可変させ広ダイ
ナミックレンジ化をはかる。
化と電圧変換利得の可変化を達成し、また、受光素子の
負荷となっているＦＥＴのゲート電圧およびソース電圧
を調整することにより、電圧変換利得を可変させ広ダイ
ナミックレンジ化をはかる。
【０００６】
【実施例】図１は本発明による光通信用前置増幅回路の
一実施例を示す回路図である。この図１において図２と
同一符号のものは相当部分を示し、１１は受光素子１の
負荷となるＦＥＴ、１２はこのＦＥＴ１１のドレイン‐
ソース間に存在する抵抗成分、１３はＶＧ 端子である
。 そして、受光素子１のアノードに対してゲートが接続さ
れたＦＥＴ２のソースはアースに接続され，ドレインは
抵抗器４を介して電源端子（ＶＤＤ）７に接続され、か
つこのドレインはコンデンサ３を介して外部に出力され
ており、受光素子１の負荷としてこの受光素子１のアノ
ードに対してドレインが接続されたＦＥＴ１１のゲート
およびソースが調整用に外部に出力されるように構成さ
れている。
一実施例を示す回路図である。この図１において図２と
同一符号のものは相当部分を示し、１１は受光素子１の
負荷となるＦＥＴ、１２はこのＦＥＴ１１のドレイン‐
ソース間に存在する抵抗成分、１３はＶＧ 端子である
。 そして、受光素子１のアノードに対してゲートが接続さ
れたＦＥＴ２のソースはアースに接続され，ドレインは
抵抗器４を介して電源端子（ＶＤＤ）７に接続され、か
つこのドレインはコンデンサ３を介して外部に出力され
ており、受光素子１の負荷としてこの受光素子１のアノ
ードに対してドレインが接続されたＦＥＴ１１のゲート
およびソースが調整用に外部に出力されるように構成さ
れている。
【０００７】つぎにこの図１に示す実施例の動作を説明
する。まず、光信号が入力された受光素子１はその光信
号を電流信号に変換する。この変換された電流信号はＦ
ＥＴ１１のドレイン‐ソース間に存在する抵抗成分１２
を介してＶＳＳ端子９へと流れる。ここで、ＶＧ 端子
１３はＶＳＳ端子９の電圧よりも約−０．９５Ｖ低く設
定してあり、ＦＥＴ１１のピンチオフ近傍で使用する。 ＦＥＴ１１のドレイン‐ソース間に存在する抵抗成分１
２はピンチオフ近傍で使用すると５０ＫΩ程度に達する
。
する。まず、光信号が入力された受光素子１はその光信
号を電流信号に変換する。この変換された電流信号はＦ
ＥＴ１１のドレイン‐ソース間に存在する抵抗成分１２
を介してＶＳＳ端子９へと流れる。ここで、ＶＧ 端子
１３はＶＳＳ端子９の電圧よりも約−０．９５Ｖ低く設
定してあり、ＦＥＴ１１のピンチオフ近傍で使用する。 ＦＥＴ１１のドレイン‐ソース間に存在する抵抗成分１
２はピンチオフ近傍で使用すると５０ＫΩ程度に達する
。
【０００８】つぎに、ＦＥＴ２には、ドレイン電流およ
び利得を決定する抵抗器４がＶＤＤ端子７とドレインの
間に接続されており、通常１５ｄＢ程度の利得を持った
増幅回路を形成している。この増幅回路で増幅された信
号はコンデンサ３を介して信号出力端子１０へと出力さ
れる。
び利得を決定する抵抗器４がＶＤＤ端子７とドレインの
間に接続されており、通常１５ｄＢ程度の利得を持った
増幅回路を形成している。この増幅回路で増幅された信
号はコンデンサ３を介して信号出力端子１０へと出力さ
れる。
【０００９】いま、ＶＳＳ＝−０．６Ｖ，ＶＧ ＝−１
．５５Ｖのとき、上述したように、５０ＫΩの電圧変換
利得：９４ｄＢΩと１５ｄＢの後段増幅回路利得の和（
１０９ｄＢ）がこのときの前置増幅回路の利得である。
．５５Ｖのとき、上述したように、５０ＫΩの電圧変換
利得：９４ｄＢΩと１５ｄＢの後段増幅回路利得の和（
１０９ｄＢ）がこのときの前置増幅回路の利得である。
【００１０】つぎに、ＶＳＳ＝０Ｖ，ＶＧ ＝−０．９
５Ｖのときは５０ＫΩの電圧変換利得９４ｄＢΩだけと
なる。つぎに、ＶＳＳ＝−０．６Ｖ，０〈ＶＧ 〈−０
．６Ｖのときは、ＦＥＴ１１のドレイン‐ソース間の抵
抗成分１２は５０ＫΩから２００Ω近傍まで変化するの
で、２００Ωの電圧変換利得とＦＥＴ２を使って構成さ
れた増幅回路の利得（１５ｄＢ）の和は６１ｄＢである
。この利得は最大受光パワー入力時に設定のＦＥＴ１１
のドレイン‐ソース間に存在する抵抗成分１２である負
荷抵抗成分が変化するので周波数特性は変化するが、最
大受光パワー入力時なのでＳ／Ｎには影響を及ぼさない
。
５Ｖのときは５０ＫΩの電圧変換利得９４ｄＢΩだけと
なる。つぎに、ＶＳＳ＝−０．６Ｖ，０〈ＶＧ 〈−０
．６Ｖのときは、ＦＥＴ１１のドレイン‐ソース間の抵
抗成分１２は５０ＫΩから２００Ω近傍まで変化するの
で、２００Ωの電圧変換利得とＦＥＴ２を使って構成さ
れた増幅回路の利得（１５ｄＢ）の和は６１ｄＢである
。この利得は最大受光パワー入力時に設定のＦＥＴ１１
のドレイン‐ソース間に存在する抵抗成分１２である負
荷抵抗成分が変化するので周波数特性は変化するが、最
大受光パワー入力時なのでＳ／Ｎには影響を及ぼさない
。
【００１１】以上のように、ＶＳＳ端子９とＶＧ 端子
１３の電圧を調整することにより３段階の利得が設定で
きるので、広ダイナミックレンジ化をはかることができ
る。 また、ＦＥＴ１１にＧＡＡＳＦＥＴを使用すれば、ＨＶ
端子８に対してカソードが接続された受光素子１のアノ
ードとＦＥＴ２のゲート間に存在する浮遊容量５はＦＥ
Ｔ１１のドレインに接続したボンデングワイヤによるも
のが大半を占めるので、この浮遊容量５を０．０５ＰＦ
以下に低減することができる。
１３の電圧を調整することにより３段階の利得が設定で
きるので、広ダイナミックレンジ化をはかることができ
る。 また、ＦＥＴ１１にＧＡＡＳＦＥＴを使用すれば、ＨＶ
端子８に対してカソードが接続された受光素子１のアノ
ードとＦＥＴ２のゲート間に存在する浮遊容量５はＦＥ
Ｔ１１のドレインに接続したボンデングワイヤによるも
のが大半を占めるので、この浮遊容量５を０．０５ＰＦ
以下に低減することができる。
【００１２】
【発明の効果】以上説明したように本発明は、受光素子
の負荷をＦＥＴで構成し、低入力容量化に伴う低雑音化
と電圧変換利得の可変化を達成するようにしたので、入
力容量の低減が達成でき、入力雑音換算電流の低減がは
かられて、低雑音の前置増幅回路とすることができる効
果がある。また、負荷となっているＦＥＴのゲート電圧
およびソース電圧を調整することにより、電圧変換利得
を変化させることができるので、広ダイナミックレンジ
特性を有する前置増幅回路を実現することができるとい
う効果を有する。
の負荷をＦＥＴで構成し、低入力容量化に伴う低雑音化
と電圧変換利得の可変化を達成するようにしたので、入
力容量の低減が達成でき、入力雑音換算電流の低減がは
かられて、低雑音の前置増幅回路とすることができる効
果がある。また、負荷となっているＦＥＴのゲート電圧
およびソース電圧を調整することにより、電圧変換利得
を変化させることができるので、広ダイナミックレンジ
特性を有する前置増幅回路を実現することができるとい
う効果を有する。
【図１】本発明による光通信用前置増幅回路の一実施例
を示す回路図である。
を示す回路図である。
【図２】従来の光通信用前置増幅回路の一例を示す回路
図である。
図である。
１ 受光素子
２ ＦＥＴ
３ コンデンサ
４ 抵抗器
５ 浮遊容量
７ ＶＤＤ端子
８ ＨＶ端子
９ ＶＳＳ端子
１１ ＦＥＴ
１２ 抵抗成分
１３ ＶＧ 端子
Claims (1)
- 【請求項１】 光を電気信号に変換する受光素子と、
複数のＦＥＴおよび抵抗器ならびにコンデンサから構成
される光通信用前置増幅回路において、前記受光素子の
アノードに対してゲートが接続された第１のＦＥＴのソ
ースはアースに接続され，ドレインは前記抵抗器を介し
て電源端子に接続され、かつこのドレインは前記コンデ
ンサを介して外部に出力されており、前記受光素子の負
荷としてこの受光素子のアノードに対してドレインが接
続された第２のＦＥＴのゲートおよびソースが調整用に
外部に出力されているようにしたことを特徴とする光通
信用前置増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3167493A JPH04367109A (ja) | 1991-06-13 | 1991-06-13 | 光通信用前置増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3167493A JPH04367109A (ja) | 1991-06-13 | 1991-06-13 | 光通信用前置増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04367109A true JPH04367109A (ja) | 1992-12-18 |
Family
ID=15850705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3167493A Pending JPH04367109A (ja) | 1991-06-13 | 1991-06-13 | 光通信用前置増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04367109A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313458B1 (en) | 1998-07-10 | 2001-11-06 | Nec Corporation | Gain-adjustable photoreceiver circuit with photoelectric converter and amplifier |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5934709A (ja) * | 1982-07-26 | 1984-02-25 | エイ・ティ・アンド・ティ・コーポレーション | インピ−ダンス変換増幅器 |
| JPH02210901A (ja) * | 1988-09-15 | 1990-08-22 | Siemens Ag | 光電変換器に接続された増幅器を有する回路装置 |
-
1991
- 1991-06-13 JP JP3167493A patent/JPH04367109A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5934709A (ja) * | 1982-07-26 | 1984-02-25 | エイ・ティ・アンド・ティ・コーポレーション | インピ−ダンス変換増幅器 |
| JPH02210901A (ja) * | 1988-09-15 | 1990-08-22 | Siemens Ag | 光電変換器に接続された増幅器を有する回路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313458B1 (en) | 1998-07-10 | 2001-11-06 | Nec Corporation | Gain-adjustable photoreceiver circuit with photoelectric converter and amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7262665B1 (en) | Active bias circuit for low-noise amplifiers | |
| US6864751B1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| US4739281A (en) | Analog buffer amplifier | |
| US4327319A (en) | Active power supply ripple filter | |
| JPH09260957A (ja) | 半導体増幅回路 | |
| US4901031A (en) | Common-base, source-driven differential amplifier | |
| JPH10163766A (ja) | 差動増幅器 | |
| JPS60105320A (ja) | レベル変換回路 | |
| US4668919A (en) | High speed operational amplifier | |
| US12068788B2 (en) | Receiver circuit for optical communication | |
| KR100830812B1 (ko) | 고주파 증폭기 회로 | |
| US5946034A (en) | CCD register read amplifier | |
| JP2000068747A (ja) | 検波回路 | |
| US7282993B2 (en) | Frequency characteristics-variable amplifying circuit and semiconductor integrated circuit device | |
| US5694069A (en) | Variable resistor and gain control circuit and integrated circuit having the variable resistor | |
| US5045808A (en) | Single-stage high-gain amplifier | |
| US5025226A (en) | High-gain low-noise amplifier | |
| US8153953B2 (en) | Light receiving circuit | |
| JPH04367109A (ja) | 光通信用前置増幅回路 | |
| JP3147082B2 (ja) | 差動増幅回路 | |
| EP0642219B1 (en) | Amplifier | |
| US6188283B1 (en) | Amplifier and semiconductor device therefor | |
| JP3371151B2 (ja) | モノリシックマイクロウエーブ半導体集積回路 | |
| US4342003A (en) | Operational amplifier with increased settling speed | |
| US6211658B1 (en) | Balanced voltage reference circuit, integrated with one or more amplifier circuits, for operating point adjustment |