JPH04365381A - 半導体受光素子搭載用ステム - Google Patents
半導体受光素子搭載用ステムInfo
- Publication number
- JPH04365381A JPH04365381A JP3140521A JP14052191A JPH04365381A JP H04365381 A JPH04365381 A JP H04365381A JP 3140521 A JP3140521 A JP 3140521A JP 14052191 A JP14052191 A JP 14052191A JP H04365381 A JPH04365381 A JP H04365381A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- stem
- semiconductor light
- receiving element
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 239000000463 material Substances 0.000 claims abstract description 4
- 230000002093 peripheral effect Effects 0.000 claims 2
- 238000004891 communication Methods 0.000 abstract description 5
- 239000011521 glass Substances 0.000 abstract description 4
- 230000003287 optical effect Effects 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、光通信用半導体受光素
子を搭載するステムに関し、特に高速応答（２．４Ｇｂ
／ｓ以上）を可能にする高信頼度のステムに関する。
子を搭載するステムに関し、特に高速応答（２．４Ｇｂ
／ｓ以上）を可能にする高信頼度のステムに関する。
【０００２】
【従来の技術】従来の高速半導体電気回路で利用されて
いる技術では、回路間のインピーダンス整合を取る為に
ボンディングワイヤーを多数張ったり、又、ＣＲ定数を
コントロールする為チップコンデンサーをボンディング
の間に入れてきた。
いる技術では、回路間のインピーダンス整合を取る為に
ボンディングワイヤーを多数張ったり、又、ＣＲ定数を
コントロールする為チップコンデンサーをボンディング
の間に入れてきた。
【０００３】しかし、光通信用半導体受光装置では、前
者は素子の光を電気に変換する構造の為、多数ボンディ
ングできるように受光素子電極構造を変えても暗電流の
増加、拡散電流の増加、また組立時の電極とＳｉＮｘ
間剥れという問題が発生する為、ボンディングワイヤー
は１本しか張れず、後者の場合もチップコンデンサーを
パッケージに入れる為、半導体受光装置としての信頼度
の確保が難しいという欠点が有った。
者は素子の光を電気に変換する構造の為、多数ボンディ
ングできるように受光素子電極構造を変えても暗電流の
増加、拡散電流の増加、また組立時の電極とＳｉＮｘ
間剥れという問題が発生する為、ボンディングワイヤー
は１本しか張れず、後者の場合もチップコンデンサーを
パッケージに入れる為、半導体受光装置としての信頼度
の確保が難しいという欠点が有った。
【０００４】従来、この種の半導体受光装置のパッケー
ジ構造は、図４（ａ），（ｂ），（ｃ）（（ａ）：平面
図、（ｂ）：断面図、（ｃ）：断面図）に示す様に、受
光素子を搭載するステムとキャップから構成されている
。半導体受光素子１はステムのマンウトベース２にＡｕ
Ｓｎ等のソルダー９により固定されている、更にマウン
トベース２に抵抗溶接等により接着されているリード３
と、半導体受光素子１よりボンディグワイヤー８を張る
リード４は、絶縁性ガラス材１０を介してステム外周の
金形６に固定されており、残りのリード５は、ステム外
周の金形６にグランドとして抵抗溶接等にて固定されて
いる。更に、半導体受光素子１の搭載されたステムはキ
ャップ７により封入される構造になっており、高信頼度
，低コストであるが、応答特性を左右するＣＲ定数が大
きく、又、後続のシステムとのインピーダンスの整合は
取れておらず高速応答には対応できない構造になってい
る。
ジ構造は、図４（ａ），（ｂ），（ｃ）（（ａ）：平面
図、（ｂ）：断面図、（ｃ）：断面図）に示す様に、受
光素子を搭載するステムとキャップから構成されている
。半導体受光素子１はステムのマンウトベース２にＡｕ
Ｓｎ等のソルダー９により固定されている、更にマウン
トベース２に抵抗溶接等により接着されているリード３
と、半導体受光素子１よりボンディグワイヤー８を張る
リード４は、絶縁性ガラス材１０を介してステム外周の
金形６に固定されており、残りのリード５は、ステム外
周の金形６にグランドとして抵抗溶接等にて固定されて
いる。更に、半導体受光素子１の搭載されたステムはキ
ャップ７により封入される構造になっており、高信頼度
，低コストであるが、応答特性を左右するＣＲ定数が大
きく、又、後続のシステムとのインピーダンスの整合は
取れておらず高速応答には対応できない構造になってい
る。
【０００５】図５の平面図（ａ）と断面図（ｂ）に示す
様に、高速応答対応用パッケージは、セラミックブロッ
ク１１にマウントベース２とリード３が蒸着されており
、半導体受光素子１はそのマウントベース２にＡｕＳｎ
等のソルダー９により固定されて、リード４へボンディ
ングワイヤー８がボンディングされており、半導体受光
素子１がむき出しになる構造となっている。
様に、高速応答対応用パッケージは、セラミックブロッ
ク１１にマウントベース２とリード３が蒸着されており
、半導体受光素子１はそのマウントベース２にＡｕＳｎ
等のソルダー９により固定されて、リード４へボンディ
ングワイヤー８がボンディングされており、半導体受光
素子１がむき出しになる構造となっている。
【０００６】
【発明が解決しようとする課題】上述した従来の半導体
受光装置のパッケージ構造は、高信頼度と低コストを目
的として設計されていた。その為、このパッケージの半
導体受光装置の周波数応答特性は低周波数ではＣＲ定数
が大きく、１Ｇｂ／ｓ程度で３ｄＢ程度落込み、更に高
周波数では、パッケージと電気回路のインピーダンスの
不整合の為ノイズが大きくなる欠点があった。その結果
、高速応答に対して半導体受光素子は、対応可能であっ
てもパッケージが対応できず、パッケージの限界（１Ｇ
ｂ／ｓ以下）が半導体受光装置の応答特性の限界になっ
ていた。又、上記理由に対応する為のチップキャリアタ
イプのパッケージは、ＣＲ定数を最小限に抑える為にリ
ードとマウントベースをセラッミックに蒸着する方法を
取っている。その為、半導体受光素子は表面にさらされ
る事になり、高信頼度の保証は難しく、又、その取扱い
も従来の装置と異なり半導体受光素子に接触し易い為、
生産歩留が低下する欠点があった。
受光装置のパッケージ構造は、高信頼度と低コストを目
的として設計されていた。その為、このパッケージの半
導体受光装置の周波数応答特性は低周波数ではＣＲ定数
が大きく、１Ｇｂ／ｓ程度で３ｄＢ程度落込み、更に高
周波数では、パッケージと電気回路のインピーダンスの
不整合の為ノイズが大きくなる欠点があった。その結果
、高速応答に対して半導体受光素子は、対応可能であっ
てもパッケージが対応できず、パッケージの限界（１Ｇ
ｂ／ｓ以下）が半導体受光装置の応答特性の限界になっ
ていた。又、上記理由に対応する為のチップキャリアタ
イプのパッケージは、ＣＲ定数を最小限に抑える為にリ
ードとマウントベースをセラッミックに蒸着する方法を
取っている。その為、半導体受光素子は表面にさらされ
る事になり、高信頼度の保証は難しく、又、その取扱い
も従来の装置と異なり半導体受光素子に接触し易い為、
生産歩留が低下する欠点があった。
【０００７】
【課題を解決するための手段】本発明は、半導体受光装
置の低周波数での応答特性の劣化を少なくする為、リー
ドの位置，形状を改良しＣＲ定数を最小限におさえ、且
つ高周波数での応答特性を伸ばず為、システム後続の電
気的増幅を行うドライバー回路とのインピーダンスの整
合をパッケージ構造で取る構成になっている。
置の低周波数での応答特性の劣化を少なくする為、リー
ドの位置，形状を改良しＣＲ定数を最小限におさえ、且
つ高周波数での応答特性を伸ばず為、システム後続の電
気的増幅を行うドライバー回路とのインピーダンスの整
合をパッケージ構造で取る構成になっている。
【０００８】
【実施例】次に本発明について図面を参照して説明する
。図１（ａ），（ｂ），（ｃ）は本発明の実施例１を示
す半導体受光装置の構造図で、（ａ）は平面図、（ｂ）
，（ｃ）は断面図である。
。図１（ａ），（ｂ），（ｃ）は本発明の実施例１を示
す半導体受光装置の構造図で、（ａ）は平面図、（ｂ）
，（ｃ）は断面図である。
【０００９】基本構造は従来のパッケージと同一である
が以下の特徴を有する、半導体受光素子１のインピーダ
ンスはパッケージに比べて、極めて小さいので無視でき
るとした場合、通常の後続システムの回路のインピーダ
ンスは５０Ω系であるので、パッケージのインピーダン
スは５０Ωにすれば良い。このため、リード３，４間の
距離及び直径、ステム外周の金形６とリード３，４との
位置、ステム外周の金形６の厚さ、絶縁性ガラス１０の
誘電率、これらの条件をシュミレートし５０Ωに近ずけ
た。更に、そのシミュレートの中より、リード３，４が
近い場合を選択し、最もＣＲ定数に影響のあるボンディ
ングワイヤー８の長さが短くなるようにし（但しマウン
トステージ２とリード４の距離は近ずきるとＣ成分が増
加するのて、距離は従来通りとする。）、また同様の理
由で、マウントステージ２の面積も最小になるように設
計している。
が以下の特徴を有する、半導体受光素子１のインピーダ
ンスはパッケージに比べて、極めて小さいので無視でき
るとした場合、通常の後続システムの回路のインピーダ
ンスは５０Ω系であるので、パッケージのインピーダン
スは５０Ωにすれば良い。このため、リード３，４間の
距離及び直径、ステム外周の金形６とリード３，４との
位置、ステム外周の金形６の厚さ、絶縁性ガラス１０の
誘電率、これらの条件をシュミレートし５０Ωに近ずけ
た。更に、そのシミュレートの中より、リード３，４が
近い場合を選択し、最もＣＲ定数に影響のあるボンディ
ングワイヤー８の長さが短くなるようにし（但しマウン
トステージ２とリード４の距離は近ずきるとＣ成分が増
加するのて、距離は従来通りとする。）、また同様の理
由で、マウントステージ２の面積も最小になるように設
計している。
【００１０】この例は、
ステム外周＝５．６ｍｍ（ＹＡＧ溶接対応タイプ）リー
ド径＝３．５ｍｍ パッケージインピーダンス４８〜４９Ωパッケージ容量
≒０．２ｐＦ（通常０．６ｐＦ）対応周波数応答特性≒
２．４Ｇｂ／ｓ以上の例である。
ド径＝３．５ｍｍ パッケージインピーダンス４８〜４９Ωパッケージ容量
≒０．２ｐＦ（通常０．６ｐＦ）対応周波数応答特性≒
２．４Ｇｂ／ｓ以上の例である。
【００１１】図２（ａ），（ｂ）は、本発明の実施例２
の構造図で、（ａ）が平面図、（ｂ）が断面図である。 インピーダンスの整合方法は実施例１と同様であるが、
以下の特徴を有する。
の構造図で、（ａ）が平面図、（ｂ）が断面図である。 インピーダンスの整合方法は実施例１と同様であるが、
以下の特徴を有する。
【００１２】リード３，４の配置をかえ、図１で示した
リード５は特に実際使用上必要ないので除き、リード３
をステム中央へ位置させ、この上に固着したマウントベ
ースの面積もリード径程度に小さくしている。この事に
よりマウントベース２はリード３の延長と見なすと、マ
ウントベース分のＣＲ定数を削除することができたこと
になる。また、この構造はステム外周の金形６が実施例
に比べて簡潔なので設計とコストの点からも実施例１に
比べて有利となる。
リード５は特に実際使用上必要ないので除き、リード３
をステム中央へ位置させ、この上に固着したマウントベ
ースの面積もリード径程度に小さくしている。この事に
よりマウントベース２はリード３の延長と見なすと、マ
ウントベース分のＣＲ定数を削除することができたこと
になる。また、この構造はステム外周の金形６が実施例
に比べて簡潔なので設計とコストの点からも実施例１に
比べて有利となる。
【００１３】図３（ａ），（ｂ）は、本発明の実施例３
の構造図で、（ａ）が平面図、（ｂ）が断面図である。 インピーダンスの整合方法とリード３，４の配置は実施
例２と同様であるが以下の特徴を有する。
の構造図で、（ａ）が平面図、（ｂ）が断面図である。 インピーダンスの整合方法とリード３，４の配置は実施
例２と同様であるが以下の特徴を有する。
【００１４】リード４の先端を半導体受光素子１側へ伸
ばすことによりボンディングワイヤー８を更に短くして
ＣＲ定数を減らしている。
ばすことによりボンディングワイヤー８を更に短くして
ＣＲ定数を減らしている。
【００１５】なお、ステムのインピーダンスを決める、
マウントベース，リード，外周金形の寸法・形状を決定
する計算方法は従来通りなので説明は省略する。
マウントベース，リード，外周金形の寸法・形状を決定
する計算方法は従来通りなので説明は省略する。
【００１６】
【発明の効果】以上説明したように本発明は、現状のパ
ッケージ構造を改良し、パッケージのＣＲ常数を最小限
に押え、且つ後続のシステムとのインピーダンスの整合
を取ることにより、従来不可能で有った高信頼度、且つ
、高速光通信を可能にできる効果がある。
ッケージ構造を改良し、パッケージのＣＲ常数を最小限
に押え、且つ後続のシステムとのインピーダンスの整合
を取ることにより、従来不可能で有った高信頼度、且つ
、高速光通信を可能にできる効果がある。
【図１】実施例１半導体受光装置の構造図である。
【図２】実施例２半導体受光装置の構造図である。
【図３】実施例３半導体受光装置の構造図である。
【図４】従来の半導体受光装置の構造図である。
【図５】従来の半導体受光装置の構造図である。
１ 半導体受光素子
２ マウントステージ
３ リード（カソード）
４ リード（アノード）
５ リード（ＧＮＤ）
６ ステム外周の金形
７ キャップ
８ ボンディングワイヤー
９ ソルダー
１０ 絶縁性ガラス材
１１ セラミックブロック
Claims (1)
- 【請求項１】 半導体受光素子を裁置するマウントス
テージと、前記マウントステージから絶縁されて前記マ
ウントステージを取囲んだ外周金形と、前記マウントス
テージに接続した１本のリード及び前記マウントステー
ジから絶縁されたリードとを備えたステムにおいて、前
記マウントステージ，外周金形，リードを、当該ステム
に接続するドライバー回路のインピーダンスと整合がと
れた材質・配置位置・寸法・形状としたことを特徴とす
る半導体受光素子搭載用ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3140521A JPH04365381A (ja) | 1991-06-13 | 1991-06-13 | 半導体受光素子搭載用ステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3140521A JPH04365381A (ja) | 1991-06-13 | 1991-06-13 | 半導体受光素子搭載用ステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04365381A true JPH04365381A (ja) | 1992-12-17 |
Family
ID=15270597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3140521A Pending JPH04365381A (ja) | 1991-06-13 | 1991-06-13 | 半導体受光素子搭載用ステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04365381A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814871A (en) * | 1996-08-15 | 1998-09-29 | Fujitsu Ltd. | Optical semiconductor assembly having a conductive float pad |
| US7813649B2 (en) | 2006-11-21 | 2010-10-12 | Mitsubishi Electric Corporation | Optical module |
-
1991
- 1991-06-13 JP JP3140521A patent/JPH04365381A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814871A (en) * | 1996-08-15 | 1998-09-29 | Fujitsu Ltd. | Optical semiconductor assembly having a conductive float pad |
| US7813649B2 (en) | 2006-11-21 | 2010-10-12 | Mitsubishi Electric Corporation | Optical module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5814871A (en) | Optical semiconductor assembly having a conductive float pad | |
| JP3047735B2 (ja) | 光受信モジュ−ルとその製造方法 | |
| JPS6352781B2 (ja) | ||
| FI79215B (fi) | Optoelektronisk anordning. | |
| CN212461686U (zh) | 一种高速光电探测器to封装结构 | |
| JP2007242708A (ja) | 光受信サブアセンブリ | |
| US5926308A (en) | High-speed optical modulator module | |
| JPH04365381A (ja) | 半導体受光素子搭載用ステム | |
| JPS5931217B2 (ja) | マイクロ波集積回路用パッケ−ジ | |
| US5397918A (en) | Ceramic package for housing a semiconductor device | |
| EP0477801B1 (en) | Optical semiconductor device | |
| US6498294B1 (en) | Package for high frequency device | |
| JP4045830B2 (ja) | 受光モジュール | |
| JPH0412538A (ja) | 半導体装置 | |
| JPS6086852A (ja) | 半導体装置 | |
| US20040227062A1 (en) | Light-receiving module having a light-receiving device on a die-capacitor | |
| JPH0746711B2 (ja) | チツプキヤリア | |
| CN110034076B (zh) | 光电子器件及其封装结构 | |
| JPS60178704A (ja) | 膜回路型半導体装置 | |
| JP3847247B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP4228619B2 (ja) | 光受信モジュ−ル | |
| JP2924364B2 (ja) | 集積回路用パッケージ | |
| JP3847248B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JPH10335563A (ja) | 半導体装置 | |
| JP2000183369A (ja) | 光受信モジュ―ル |