JPH04364032A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPH04364032A JPH04364032A JP3138695A JP13869591A JPH04364032A JP H04364032 A JPH04364032 A JP H04364032A JP 3138695 A JP3138695 A JP 3138695A JP 13869591 A JP13869591 A JP 13869591A JP H04364032 A JPH04364032 A JP H04364032A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bonding pad
- compound semiconductor
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 150000001875 compounds Chemical class 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- UYJXRRSPUVSSMN-UHFFFAOYSA-P ammonium sulfide Chemical compound [NH4+].[NH4+].[S-2] UYJXRRSPUVSSMN-UHFFFAOYSA-P 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 abstract description 31
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 19
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 18
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 16
- 239000010931 gold Substances 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体装置の製造
方法に係り、特にガリウム砒素（以下ＧａＡｓと記す）
もしくはインジウム燐（ＩｎＰ）を基板に用いた半導体
装置における、ボンディングパッド電極形成工程に用い
て好適な改良された化合物半導体装置の製造方法に関す
る。
方法に係り、特にガリウム砒素（以下ＧａＡｓと記す）
もしくはインジウム燐（ＩｎＰ）を基板に用いた半導体
装置における、ボンディングパッド電極形成工程に用い
て好適な改良された化合物半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】ＧａＡｓ，インジウム燐（以下ＩｎＰと
記す）等のＩＩＩ−Ｖ族半導体を代表する化合物半導体
は、Ｓｉ，Ｇｅ等のＩＶ族半導体にはない物理的諸物性
を有し、近年超高速、超高周波素子用及び光素子用の材
料として注目され、需要も飛躍的に増大してきている。 これらの化合物半導体では、比較的容易に安定な半絶縁
性基板が得られるため、係る化合物半導体を用いた半導
体装置においては、この半絶縁性基板上に、導電性の半
導体層を動作層として選択的に形成し、この半導体層に
所望の素子を形成することが通常行なわれている。その
際、外部から素子と電気的信号をやり取りするための各
電極は、半絶縁性基板上に延在して配線され、この配線
と半絶縁性基板上に形成されたボンディングパッドとに
接続されることが一般的である。
記す）等のＩＩＩ−Ｖ族半導体を代表する化合物半導体
は、Ｓｉ，Ｇｅ等のＩＶ族半導体にはない物理的諸物性
を有し、近年超高速、超高周波素子用及び光素子用の材
料として注目され、需要も飛躍的に増大してきている。 これらの化合物半導体では、比較的容易に安定な半絶縁
性基板が得られるため、係る化合物半導体を用いた半導
体装置においては、この半絶縁性基板上に、導電性の半
導体層を動作層として選択的に形成し、この半導体層に
所望の素子を形成することが通常行なわれている。その
際、外部から素子と電気的信号をやり取りするための各
電極は、半絶縁性基板上に延在して配線され、この配線
と半絶縁性基板上に形成されたボンディングパッドとに
接続されることが一般的である。
【０００３】例えば、半絶縁性ＧａＡｓ基板上に形成さ
れたショットキゲート型電界効果トランジスタ（以下Ｇ
ａＡｓ ＭＥＳＦＥＴと記す）の場合、ゲート電極を
チタン（Ｔｉ）、あるいはアルミニウム（Ａｌ）で形成
し、チタン／白金／金（Ｔｉ／Ｐｔ／Ａｕ）よりなる３
層構造をもってボンディングパッドを形成することが一
般に行なわれている。この３層構造では、上層のＡｕが
比抵抗を下げると同時に、一般にボンディングで使われ
るＡｕワイヤとの密着性を向上させ、また中間層のＰｔ
がバリヤ層として上層のＡｕの拡散を防止し、下地のＧ
ａＡｓ基板やゲート電極との合金化を防止している。こ
のように、Ｔｉ／Ｐｔ／Ａｕよりなる３層構造のボンデ
ィングパッドは、比抵抗が小さく、ボンディングワイヤ
との密着性が良好であるという特長を有している。
れたショットキゲート型電界効果トランジスタ（以下Ｇ
ａＡｓ ＭＥＳＦＥＴと記す）の場合、ゲート電極を
チタン（Ｔｉ）、あるいはアルミニウム（Ａｌ）で形成
し、チタン／白金／金（Ｔｉ／Ｐｔ／Ａｕ）よりなる３
層構造をもってボンディングパッドを形成することが一
般に行なわれている。この３層構造では、上層のＡｕが
比抵抗を下げると同時に、一般にボンディングで使われ
るＡｕワイヤとの密着性を向上させ、また中間層のＰｔ
がバリヤ層として上層のＡｕの拡散を防止し、下地のＧ
ａＡｓ基板やゲート電極との合金化を防止している。こ
のように、Ｔｉ／Ｐｔ／Ａｕよりなる３層構造のボンデ
ィングパッドは、比抵抗が小さく、ボンディングワイヤ
との密着性が良好であるという特長を有している。
【０００４】しかしながら、上記３層構造よりなるボン
ディングパッドは、下地のＧａＡｓあるいはＩｎＰ基板
との接着強度が弱く、しばしば製造工程中、あるいは素
子使用中に基板から剥離するという欠点があった。この
ため、製造歩留りや素子の信頼性を損なう大きな要因と
なっていた。
ディングパッドは、下地のＧａＡｓあるいはＩｎＰ基板
との接着強度が弱く、しばしば製造工程中、あるいは素
子使用中に基板から剥離するという欠点があった。この
ため、製造歩留りや素子の信頼性を損なう大きな要因と
なっていた。
【０００５】このような欠点を解決するために、例えば
特開昭５９−７６４３７号に開示されているように、ボ
ンディングパッドと下地基板との間に、基板と合金化す
るとともにボンディングパッドとの密着性が良好な物質
を介在させる方法が知られている。この方法によれば、
確かにボンディングパッドと基板との接着強度は改善さ
れるが、この密着性の改善は、介在層が下地の基板と合
金層を形成することによって行なわれるため、合金層の
形成のなされ方いかんで接着強度がばらつく上、形成さ
れた合金層が素子の信頼性を損なう要因となる場合も多
く、製造歩留り上、素子信頼性上問題があった。
特開昭５９−７６４３７号に開示されているように、ボ
ンディングパッドと下地基板との間に、基板と合金化す
るとともにボンディングパッドとの密着性が良好な物質
を介在させる方法が知られている。この方法によれば、
確かにボンディングパッドと基板との接着強度は改善さ
れるが、この密着性の改善は、介在層が下地の基板と合
金層を形成することによって行なわれるため、合金層の
形成のなされ方いかんで接着強度がばらつく上、形成さ
れた合金層が素子の信頼性を損なう要因となる場合も多
く、製造歩留り上、素子信頼性上問題があった。
【０００６】
【発明が解決しようとする課題】叙上の如く、化合物半
導体を用いた半導体装置の場合、接着強度、信頼性に優
れたボンディングパッドを安定に形成する方法が確立し
ておらず、このために製造歩留り、素子信頼性向上を図
る上で大きな障害になっていた。
導体を用いた半導体装置の場合、接着強度、信頼性に優
れたボンディングパッドを安定に形成する方法が確立し
ておらず、このために製造歩留り、素子信頼性向上を図
る上で大きな障害になっていた。
【０００７】本発明は、上記問題点を解消するためにな
されたもので、ＧａＡｓもしくはＩｎＰを基板に用いた
半導体装置に用いて好適な、改良されたボンディングパ
ッド電極形成方法を提供することを目的としている。
されたもので、ＧａＡｓもしくはＩｎＰを基板に用いた
半導体装置に用いて好適な、改良されたボンディングパ
ッド電極形成方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】本発明に係る化合物半導
体の製造方法は、一主面の一部に形成された動作層を有
する化合物半導体基板の主面、または前記動作層と別に
形成された半導体層の表面に硫化アンモニウム処理を施
す工程と、前記動作層から、化合物半導体基板の主面上
にまたは前記半導体層上に延在し電極金属層を形成する
工程とを含む。また、実施態様として、前記化合物半導
体基板がＧａＡｓ、ＩｎＰ、硫化アンモニウム処理が（
ＮＨ４）２Ｓｘの溶液への浸漬、または蒸気中への暴露
により行うことを特徴とする。
体の製造方法は、一主面の一部に形成された動作層を有
する化合物半導体基板の主面、または前記動作層と別に
形成された半導体層の表面に硫化アンモニウム処理を施
す工程と、前記動作層から、化合物半導体基板の主面上
にまたは前記半導体層上に延在し電極金属層を形成する
工程とを含む。また、実施態様として、前記化合物半導
体基板がＧａＡｓ、ＩｎＰ、硫化アンモニウム処理が（
ＮＨ４）２Ｓｘの溶液への浸漬、または蒸気中への暴露
により行うことを特徴とする。
【０００９】
【作用】本発明によれば、ボンディングパッドが形成さ
れる部分の半導体基板あるいは半導体層の表面を（ＮＨ
４）２Ｓｘ溶液にて処理することによって、パッド−基
板界面に存在している下地基板構成元素の酸化物薄層が
除去されるため、下地基板と合金層を形成する物質を介
在層として使用しなくとも、接着強度、信頼性に優れた
ボンディングパッドを極めて安定に形成することが可能
となる。
れる部分の半導体基板あるいは半導体層の表面を（ＮＨ
４）２Ｓｘ溶液にて処理することによって、パッド−基
板界面に存在している下地基板構成元素の酸化物薄層が
除去されるため、下地基板と合金層を形成する物質を介
在層として使用しなくとも、接着強度、信頼性に優れた
ボンディングパッドを極めて安定に形成することが可能
となる。
【００１０】
（実施例１）以下、本発明の一つの実施例をＧａＡｓ
ＭＥＳＦＥＴに適用した場合につき図面を参照して説
明する。
ＭＥＳＦＥＴに適用した場合につき図面を参照して説
明する。
【００１１】まず、図１に示したように、半絶縁性Ｇａ
Ａｓ基板１上の一主面内の所望領域にｎ型ＧａＡｓから
なる動作層２を選択的に形成する。この動作層２は、例
えばイオン注入法によって選択的に形成してもよいし、
エピタキシャル法によって形成した動作層をメサエッチ
ングによって分離形成してもよい。図１には、後者の方
法によって形成した場合を示してある。次に、公知の方
法を使用して図２に示すように、金ゲルマニウム（Ａｕ
Ｇｅ）／ニッケル（Ｎｉ）合金からなるソース、ドレイ
ン各電極３，４、Ｔｉ／Ａｌからなるゲート電極５を形
成し、しかる後、全面にシリコン窒化膜（ＳｉＮｘ）か
らなる絶縁膜６を形成する。
Ａｓ基板１上の一主面内の所望領域にｎ型ＧａＡｓから
なる動作層２を選択的に形成する。この動作層２は、例
えばイオン注入法によって選択的に形成してもよいし、
エピタキシャル法によって形成した動作層をメサエッチ
ングによって分離形成してもよい。図１には、後者の方
法によって形成した場合を示してある。次に、公知の方
法を使用して図２に示すように、金ゲルマニウム（Ａｕ
Ｇｅ）／ニッケル（Ｎｉ）合金からなるソース、ドレイ
ン各電極３，４、Ｔｉ／Ａｌからなるゲート電極５を形
成し、しかる後、全面にシリコン窒化膜（ＳｉＮｘ）か
らなる絶縁膜６を形成する。
【００１２】次に、図３に示すようにフォトリソグラフ
ィ法とケミカルドライエッチング（ＣＤＥ）法によって
ボンディングパッド形成領域の絶縁膜６を選択的にエッ
チング除去した後、ボンディングパッドが形成される部
分のＧａＡｓ層の表面を、５０℃の（ＮＨ４）２Ｓｘ水
溶液（５〜１５倍希釈）に１０分間浸すことにより処理
する。続いて、Ｔｉ，Ｐｔ，Ａｕを真空蒸着法を用いて
順次積層し、リフトオフ法により図４に示すようなＴｉ
／Ｐｔ／Ａｕ３層構造からなるボンディングパッドが完
成する（ここにはゲートボンディングパッド７のみが図
示されており、ソースボンディングパッド８（図５）、
ドレインボンディングパッド９（図５）の図示は省略さ
れている）。
ィ法とケミカルドライエッチング（ＣＤＥ）法によって
ボンディングパッド形成領域の絶縁膜６を選択的にエッ
チング除去した後、ボンディングパッドが形成される部
分のＧａＡｓ層の表面を、５０℃の（ＮＨ４）２Ｓｘ水
溶液（５〜１５倍希釈）に１０分間浸すことにより処理
する。続いて、Ｔｉ，Ｐｔ，Ａｕを真空蒸着法を用いて
順次積層し、リフトオフ法により図４に示すようなＴｉ
／Ｐｔ／Ａｕ３層構造からなるボンディングパッドが完
成する（ここにはゲートボンディングパッド７のみが図
示されており、ソースボンディングパッド８（図５）、
ドレインボンディングパッド９（図５）の図示は省略さ
れている）。
【００１３】図５に、上記工程により形成されたＧａＡ
ｓ ＭＥＳＦＥＴの平面図（絶縁膜は図示せず）を示
す。図５においては８はソースボンディングパッド、９
はドレインボンディングパッドである。また、上記工程
の説明において、図１及び図２は図５のＡ−Ａ断面に沿
った断面図を、図３及び図４はＢ−Ｂ断面に沿った断面
図を夫々示すものである。
ｓ ＭＥＳＦＥＴの平面図（絶縁膜は図示せず）を示
す。図５においては８はソースボンディングパッド、９
はドレインボンディングパッドである。また、上記工程
の説明において、図１及び図２は図５のＡ−Ａ断面に沿
った断面図を、図３及び図４はＢ−Ｂ断面に沿った断面
図を夫々示すものである。
【００１４】なお、上記実施例においては、ソース、ド
レイン、ゲート各ボンディングパッドを同時に、同じ金
属（Ｔｉ／Ｐｔ／Ａｕ三層構造）で形成する場合を説明
したが、これらボンディングパッドは同時に形成される
必要はなく、例えばソース、ドレインのボンディングパ
ッドとゲートのボンディングパッドを別の工程で形成し
てもよく、その際例えば、ソース、ドレインのボンディ
ングパッドをＡｕＧｅ系の合金で、ゲートのボンディン
グパッドをＴｉ／Ｐｔ／Ａｕ三層構造金属といったよう
に、別々の金属あるいは金属の積層構造で形成しても本
発明の効果は何ら変わるものではない。
レイン、ゲート各ボンディングパッドを同時に、同じ金
属（Ｔｉ／Ｐｔ／Ａｕ三層構造）で形成する場合を説明
したが、これらボンディングパッドは同時に形成される
必要はなく、例えばソース、ドレインのボンディングパ
ッドとゲートのボンディングパッドを別の工程で形成し
てもよく、その際例えば、ソース、ドレインのボンディ
ングパッドをＡｕＧｅ系の合金で、ゲートのボンディン
グパッドをＴｉ／Ｐｔ／Ａｕ三層構造金属といったよう
に、別々の金属あるいは金属の積層構造で形成しても本
発明の効果は何ら変わるものではない。
【００１５】上記方法で製造したＧａＡｓ ＭＥＳＦ
ＥＴについてパッド剥離試験を１０製造ロットに施した
ところ、従来は２０％程度不良が発生していたものが皆
無となり、本発明の顕著な効果が確認できた。また、上
記１０ロットについて信頼性試験も施したが、その成績
も極めて良好であった。
ＥＴについてパッド剥離試験を１０製造ロットに施した
ところ、従来は２０％程度不良が発生していたものが皆
無となり、本発明の顕著な効果が確認できた。また、上
記１０ロットについて信頼性試験も施したが、その成績
も極めて良好であった。
【００１６】本発明に係る化合物半導体装置の製造方法
において重要な点は、ボンディングパッド用金属を（Ｎ
Ｈ４）２Ｓｘ溶液にて処理した化合物半導体基板の表面
に形成するという点であり、従って、ボンディングパッ
ド用金属も上記実施例にて説明したものに限られること
はない。（ＮＨ４）２Ｓｘ溶液による処理についても、
溶液濃度、処理条件等は上記実施例にて説明したものよ
りも広い範囲で適用可能であるが、溶液中に存在するＳ
ｘ２−イオン（ｘ≧２）の量を低くし過ぎないのが肝要
である。
において重要な点は、ボンディングパッド用金属を（Ｎ
Ｈ４）２Ｓｘ溶液にて処理した化合物半導体基板の表面
に形成するという点であり、従って、ボンディングパッ
ド用金属も上記実施例にて説明したものに限られること
はない。（ＮＨ４）２Ｓｘ溶液による処理についても、
溶液濃度、処理条件等は上記実施例にて説明したものよ
りも広い範囲で適用可能であるが、溶液中に存在するＳ
ｘ２−イオン（ｘ≧２）の量を低くし過ぎないのが肝要
である。
【００１７】また、上記実施例はＧａＡｓ ＭＥＳＦ
ＥＴを例に本発明の要旨を説明したが、本発明は化合物
半導体基板が次の第２の実施例に示されるＩｎＰの場合
においても、基板がＧａＡｓの場合と同等以上の効果を
得ることが出来る。
ＥＴを例に本発明の要旨を説明したが、本発明は化合物
半導体基板が次の第２の実施例に示されるＩｎＰの場合
においても、基板がＧａＡｓの場合と同等以上の効果を
得ることが出来る。
【００１８】（実施例２）以下、本発明の２の実施例に
係るＩｎＰ ＭＥＳＦＥＴに適用した場合につき図面
を参照して説明する。なお、説明に用いる図面は、前記
第１の実施例の説明に用いた第１図ないし第３図を援用
する。
係るＩｎＰ ＭＥＳＦＥＴに適用した場合につき図面
を参照して説明する。なお、説明に用いる図面は、前記
第１の実施例の説明に用いた第１図ないし第３図を援用
する。
【００１９】まず、図１に示したように、半絶縁性Ｉｎ
Ｐ基板１上の一主面内の所望領域にｎ型ＩｎＰからなる
動作層２を選択的に形成する。この動作層２は、例えば
イオン注入法によって選択的に形成してもよいし、エピ
タキシャル法によって形成した動作層をメサエッチング
によって分離形成してもよい。図１には、後者の方法に
よって形成した場合を示してある。次に、公知の方法を
使用して図２に示すように、金ゲルマニウム（ＡｕＧｅ
）／ニッケル（Ｎｉ）合金からなるソース、ドレイン各
電極３，４、Ｔｉ／Ａｌからなるゲート電極５を形成し
、しかる後、全面にシリコン窒化膜（ＳｉＮｘ）からな
る絶縁膜６を形成する。
Ｐ基板１上の一主面内の所望領域にｎ型ＩｎＰからなる
動作層２を選択的に形成する。この動作層２は、例えば
イオン注入法によって選択的に形成してもよいし、エピ
タキシャル法によって形成した動作層をメサエッチング
によって分離形成してもよい。図１には、後者の方法に
よって形成した場合を示してある。次に、公知の方法を
使用して図２に示すように、金ゲルマニウム（ＡｕＧｅ
）／ニッケル（Ｎｉ）合金からなるソース、ドレイン各
電極３，４、Ｔｉ／Ａｌからなるゲート電極５を形成し
、しかる後、全面にシリコン窒化膜（ＳｉＮｘ）からな
る絶縁膜６を形成する。
【００２０】次に、図３に示すようにフォトリソグラフ
ィ法とケミカルドライエッチング（ＣＤＥ）法によって
ボンディングパッド形成領域の絶縁膜６を選択的にエッ
チング除去した後、ボンディングパッドが形成される部
分のＧａＡｓ層の表面を、５０℃の（ＮＨ４）２Ｓｘ水
溶液（５〜１５倍希釈）に１０分間浸すことにより処理
する。続いて、Ｔｉ，Ｐｔ，Ａｕを真空蒸着法を用いて
順次積層し、リフトオフ法により図４に示すようなＴｉ
／Ｐｔ／Ａｕ３層構造からなるボンディングパッドが完
成する（ここにはゲートボンディングパッド７のみが図
示されており、ソースボンディングパッド８（図５）、
ドレインボンディングパッド９（図５）の図示は省略さ
れている）。
ィ法とケミカルドライエッチング（ＣＤＥ）法によって
ボンディングパッド形成領域の絶縁膜６を選択的にエッ
チング除去した後、ボンディングパッドが形成される部
分のＧａＡｓ層の表面を、５０℃の（ＮＨ４）２Ｓｘ水
溶液（５〜１５倍希釈）に１０分間浸すことにより処理
する。続いて、Ｔｉ，Ｐｔ，Ａｕを真空蒸着法を用いて
順次積層し、リフトオフ法により図４に示すようなＴｉ
／Ｐｔ／Ａｕ３層構造からなるボンディングパッドが完
成する（ここにはゲートボンディングパッド７のみが図
示されており、ソースボンディングパッド８（図５）、
ドレインボンディングパッド９（図５）の図示は省略さ
れている）。
【００２１】図５に、上記工程により形成されたＩｎＰ
ＭＥＳＦＥＴの平面図（絶縁膜は図示せず）を示す
。 図５においては８はソースボンディングパッド、９はド
レインボンディングパッドである。また、上記工程の説
明において、図１及び図２は図５のＡ−Ａ断面に沿った
断面図を、図３及び図４はＢ−Ｂ断面に沿った断面図を
夫々示すものである。
ＭＥＳＦＥＴの平面図（絶縁膜は図示せず）を示す
。 図５においては８はソースボンディングパッド、９はド
レインボンディングパッドである。また、上記工程の説
明において、図１及び図２は図５のＡ−Ａ断面に沿った
断面図を、図３及び図４はＢ−Ｂ断面に沿った断面図を
夫々示すものである。
【００２２】なお、上記実施例においては、ソース、ド
レイン、ゲート各ボンディングパッドを同時に、同じ金
属（Ｔｉ／Ｐｔ／Ａｕ三層構造）で形成する場合を説明
したが、これらボンディングパッドは同時に形成される
必要はなく、例えばソース、ドレインのボンディングパ
ッドとゲートのボンディングパッドを別の工程で形成し
てもよく、その際例えば、ソース、ドレインのボンディ
ングパッドをＡｕＧｅ系の合金で、ゲートのボンディン
グパッドをＴｉ／Ｐｔ／Ａｕ三層構造金属といったよう
に、別々の金属あるいは金属の積層構造で形成しても本
発明の効果は何ら変わるものではない。
レイン、ゲート各ボンディングパッドを同時に、同じ金
属（Ｔｉ／Ｐｔ／Ａｕ三層構造）で形成する場合を説明
したが、これらボンディングパッドは同時に形成される
必要はなく、例えばソース、ドレインのボンディングパ
ッドとゲートのボンディングパッドを別の工程で形成し
てもよく、その際例えば、ソース、ドレインのボンディ
ングパッドをＡｕＧｅ系の合金で、ゲートのボンディン
グパッドをＴｉ／Ｐｔ／Ａｕ三層構造金属といったよう
に、別々の金属あるいは金属の積層構造で形成しても本
発明の効果は何ら変わるものではない。
【００２３】上記方法で製造したＩｎＰ ＭＥＳＦＥ
Ｔについてパッド剥離試験を１０製造ロットに施したと
ころ、従来は２０％程度不良が発生していたものが皆無
となり、本発明の顕著な効果が確認できた。また、上記
１０ロットについて信頼性試験も施したが、その成績も
極めて良好であった。
Ｔについてパッド剥離試験を１０製造ロットに施したと
ころ、従来は２０％程度不良が発生していたものが皆無
となり、本発明の顕著な効果が確認できた。また、上記
１０ロットについて信頼性試験も施したが、その成績も
極めて良好であった。
【００２４】本発明に係る化合物半導体装置の製造方法
において重要な点は、ボンディングパッド用金属を（Ｎ
Ｈ４）２Ｓｘ溶液にて処理した化合物半導体基板の表面
に形成するという点であり、従って、ボンディングパッ
ド用金属も上記実施例にて説明したものに限られること
はない。（ＮＨ４）２Ｓｘ溶液による処理についても、
溶液濃度、処理条件等は上記実施例にて説明したものよ
りも広い範囲で適用可能であるが、溶液中に存在するＳ
ｘ２−イオン（ｘ≧２）の量を低くし過ぎないのが肝要
である。
において重要な点は、ボンディングパッド用金属を（Ｎ
Ｈ４）２Ｓｘ溶液にて処理した化合物半導体基板の表面
に形成するという点であり、従って、ボンディングパッ
ド用金属も上記実施例にて説明したものに限られること
はない。（ＮＨ４）２Ｓｘ溶液による処理についても、
溶液濃度、処理条件等は上記実施例にて説明したものよ
りも広い範囲で適用可能であるが、溶液中に存在するＳ
ｘ２−イオン（ｘ≧２）の量を低くし過ぎないのが肝要
である。
【００２５】また、上記実施例でＧａＡｓ ＭＥＳＦ
ＥＴ、およびＩｎＰ ＭＥＳＦＥＴを例に本発明の要
旨を説明したが、本発明の方法は、基板と動作層を形成
する半導体が異なるような素子、例えば、ＨＥＭＴ等の
ヘテロ接合を利用した素子にも適用できることは、ボン
ディングパッドが形成される半導体表面を（ＮＨ４）２
Ｓｘ溶液にて処理することが肝要であるという上記の説
明も明らかであろう。
ＥＴ、およびＩｎＰ ＭＥＳＦＥＴを例に本発明の要
旨を説明したが、本発明の方法は、基板と動作層を形成
する半導体が異なるような素子、例えば、ＨＥＭＴ等の
ヘテロ接合を利用した素子にも適用できることは、ボン
ディングパッドが形成される半導体表面を（ＮＨ４）２
Ｓｘ溶液にて処理することが肝要であるという上記の説
明も明らかであろう。
【００２６】また、ボンディングパッドが形成される半
導体層は、ＧａＡｓ、ＩｎＰ等の基板に限られることは
なく、これら基板上にエピタキシャル法等にて形成され
たＧａＡｓ、ＩｎＰ、さらにはＡｌＧａＡｓ、ＩｎＡｌ
Ａｓといったいわゆるバッフア層等の半導体層であって
もよいことはいうまでもない。
導体層は、ＧａＡｓ、ＩｎＰ等の基板に限られることは
なく、これら基板上にエピタキシャル法等にて形成され
たＧａＡｓ、ＩｎＰ、さらにはＡｌＧａＡｓ、ＩｎＡｌ
Ａｓといったいわゆるバッフア層等の半導体層であって
もよいことはいうまでもない。
【００２７】
【発明の効果】上述の如く本発明によれば、ＧａＡｓや
ＩｎＰを基板に用いた化合物半導体装置において、しば
しば問題になっていたボンディングパッドの剥離を、下
地半導体基板と合金層を形成する介在層を使用せずに有
効に防止することが出来るため、装置の製造歩留りを大
幅に向上させ得ると共に、信頼性に優れた化合物半導体
装置を製造することが可能な製造方法を提供できる。
ＩｎＰを基板に用いた化合物半導体装置において、しば
しば問題になっていたボンディングパッドの剥離を、下
地半導体基板と合金層を形成する介在層を使用せずに有
効に防止することが出来るため、装置の製造歩留りを大
幅に向上させ得ると共に、信頼性に優れた化合物半導体
装置を製造することが可能な製造方法を提供できる。
【図１】本発明に係る化合物半導体装置の製造方法の実
施例を工程順に示す断面図。
施例を工程順に示す断面図。
【図２】本発明に係る化合物半導体装置の製造方法の実
施例を工程順に示す断面図。
施例を工程順に示す断面図。
【図３】本発明に係る化合物半導体装置の製造方法の実
施例を工程順に示す断面図。
施例を工程順に示す断面図。
【図４】本発明に係る化合物半導体装置の製造方法の実
施例を工程順に示す断面図。
施例を工程順に示す断面図。
【図５】本発明に係る一実施例の化合物半導体装置の平
面図。
面図。
１…半絶縁性基板（ＧａＡｓ、ＩｎＰ）２…動作層（ｎ
−ＧａＡｓ、ｎ−ＩｎＰ）３…ソース電極 ４…ドレイン電極 ５…ゲート電極 ６…絶縁膜（ＳｉＮｘ） ７…ゲートボンディングパッド ８…ソースボンディングパッド ９…ドレインボンディングパッド
−ＧａＡｓ、ｎ−ＩｎＰ）３…ソース電極 ４…ドレイン電極 ５…ゲート電極 ６…絶縁膜（ＳｉＮｘ） ７…ゲートボンディングパッド ８…ソースボンディングパッド ９…ドレインボンディングパッド
Claims (1)
- 【請求項１】 一主面の一部に形成された動作層を有
する化合物半導体基板の主面、または前記動作層と別に
形成された半導体層の表面に硫化アンモニウム処理を施
す工程と、前記動作層から、化合物半導体基板の主面上
にまたは前記半導体層上に延在し電極金属層を形成する
工程とを含む化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3138695A JPH04364032A (ja) | 1991-06-11 | 1991-06-11 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3138695A JPH04364032A (ja) | 1991-06-11 | 1991-06-11 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04364032A true JPH04364032A (ja) | 1992-12-16 |
Family
ID=15227964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3138695A Pending JPH04364032A (ja) | 1991-06-11 | 1991-06-11 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04364032A (ja) |
-
1991
- 1991-06-11 JP JP3138695A patent/JPH04364032A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04260338A (ja) | 半導体装置の製造方法 | |
| US20220278223A1 (en) | High electron mobility transistor and method for fabricating the same | |
| US5260603A (en) | Electrode structure of semiconductor device for use in GaAs compound substrate | |
| US6617660B2 (en) | Field effect transistor semiconductor and method for manufacturing the same | |
| JPH04364032A (ja) | 化合物半導体装置の製造方法 | |
| JPH02192119A (ja) | 電極形成方法 | |
| JPS5832513B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS59500542A (ja) | Ｎ型ＧａＡｓ用のオ−ム接触装置 | |
| US6410946B1 (en) | Semiconductor device with source and drain electrodes in ohmic contact with a semiconductor layer | |
| KR930006725B1 (ko) | 반도체장치의 전극구조 및 그 제조방법 | |
| JP7438343B2 (ja) | オーミック合金接触領域シーリング層 | |
| KR0160594B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JPS5961073A (ja) | 半導体装置の製造方法 | |
| JPH05152338A (ja) | 化合物半導体装置 | |
| JPS5976437A (ja) | 半導体装置 | |
| JP3768348B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05166748A (ja) | 化合物半導体装置の製造方法 | |
| JP2013214626A (ja) | 窒化物半導体を用いた電界効果型トランジスタ及びその製造方法 | |
| JPS63304665A (ja) | 半導体装置 | |
| JPH02180032A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JPS58194374A (ja) | 半導体装置の製造方法 | |
| JPH0831481B2 (ja) | 電界効果型トランジスタ | |
| JPS6179236A (ja) | 半導体装置の製造方法 | |
| JPH04245444A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH09326402A (ja) | 半導体装置の製造方法 |