JPH0435837B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、ビデオテープレコーダの情報記録
再生装置に関し、ビデオテープレコーダの基準パ
ルス信号の１つとして用いられるコントロールパ
ルス等を多目的で活用できるようにした装置であ
る。

〔発明の技術的背景とその問題点〕

ビデオテープレコーダ（以下VTRと称する）
においては、回転ビデオヘツドの回転周波数、テ
ープ走行スピードを決定するキヤプスタンの回転
周波数、記録ビデオ信号の同期信号周波数が所定
の関係となるように、ヘツドモータに対するデイ
スクサーボ回路、キヤプスタンモータに対するキ
ヤプスタンサーボ回路が設けられている。VTR
の記録モードにおいて、デイスクサーボ回路は、
回転ビデオヘツドの回転周波数と記録ビデオ信号
の垂直同期信号が一定の位相関係となるようにヘ
ツドモータを制御御する。また、このときキヤプ
スタンサーボ回路は、磁気テープの走行速度が一
定で安定化するようにキヤプスタンモータを制御
する。さらにVTRの記録動作時には、記録ビデ
オ信号から分離した垂直同期信号の1/2の周波数
コントロールパルスがコントロールヘツドによつ
て磁気テープのコントロールトラツクに記録され
る。従つて、回転ビデオヘツドの回転と、テープ
走行とは、ヘツドモータの回転位相とコントロー
ルパルス位相によつて関連づけられることにな
る。

一方VTRの再生動作時には、回転ビデオヘツ
ドは安定した一定の回転周波数となるように、デ
イスクサーボ回路によつて制御される。そしてキ
ヤプスタンサーボ回路は、テープ上に記録されて
いるコントロールパルスを再生したものと、回転
ビデオヘツドの回転パルスを入力情報とし、、再
生コントロールパルスと回転ビデオヘツドの回転
パルスとが所望の位相関係となるようにキヤプス
タンモータを制御、つまりテープスピードを制御
する。

上記のように、コントロールパルスは、VTR
再生動作時にサーボ系に対するテープ位置情報と
して利用されるが、この信号はテープ上に通常
は、正負の飽和記録がなされている。この信号
は、VTR再生動作時には、、立上り、立下りエツ
ヂに対応する正、負のパルス信号として再生され
るが、サーボ系に利用されるのは、立上りエツヂ
に対応した正のパルスのみである。従つて、立下
りエツヂに対応する負のパルスは何ら利用されて
いない。

〔発明の目的〕

この発明は上記したようなコントロールパルス
信号の特に利用されていないような部分に着目
し、コントロールパルス信号のデユーテイを変え
ることによつて、各種の情報例えば記録信号のチ
ヤンネル情報、日付情報等を作り記録しており、
再生時にはそのデユーテイ情報をデコードするも
ので、コントロールパルス信号の多目的利用を図
つたビデオテーブレコーダの情報記録再生装置を
提供することを目的とする。特にこの発明は、コ
ントロールパルスのデユーテイを可変して記録す
る回路と、再生する回路の一体化を実現し、双方
の回路で共通に利用できる部品をできるだけ多く
含むように実現することを目的としている。

〔発明の概要〕

この発明の一例では、カウント情報を任意にか
えることのできるカウンタ２２を用いて、前記情
報に応じた個数ごとに記録コントロールパルスの
デユーテイを、単安定マルチバイブレータ１３，
１４等によつて変えて記録しておき、再生時に
は、前記コントロールパルスのパルス間隔を単安
定マルチバイブレータ１３によつて測定し、デユ
ーテイの異なるコントロールパルスを検出する一
方、フリツプフロツプ回路２９、カウンタ２２等
によつてデユーテイの異なるコントロールパルス
が何個ごとに存在するかを計数するようにして、
その計数値をデコードするようにしている。

〔発明の実施例〕

以下この発明の実施例を図面を参照して説明す
る。第１図はこの発明の一実施例であり、まず
VTRが記録動作時にあるときの動作系統から説
明する。フリツプフロツプ回路１１のクロツク入
力端には、垂直同期信号（Vsync）が入力され
る。このフリツプフロツプ回路１１で1/2分周さ
れたパルスは、サーボ回路の基準パルスとして導
出されるとともに、ゲート回路１２を構成するナ
ンド回路１２ａ，１２ｃを介して第１の単安定マ
ルチバイブレータ回路１３に入力されるととも
に、ゲート回路２１を構成するナンド回路２１ａ
の第１入力端に加えられる。先のゲート回路１２
は、ナンド回路１２ａ，１２ｂ，１２ｃ、インバ
ータ１２ｄにより構成され、VTRが記録動作に
あるときは、インバータ１２ｄの入力レベルがロ
ウレベルとなるので、フリツプフロツプ回路１１
の出力がナンド回路１２ａ，１２ｃを介して出力
される。VTRが再生動作にあるときは、インバ
ータ１２ｄの入力レベルがハイレベルとなり、ナ
ンド回路１２ｂ，１２ｃの経路が導通する。ま
た、ゲート回路２１は、ナンド回路２１ａ，２１
ｂ，２１ｃ、インバータ２１ｄにより構成され、
VTRが記録動作にあるときは、インバータ２１
ｄの入力レベルがロウレベルとなり、ナンド回路
２１ａ，２１ｃの経路が導通し、VTRが再生動
作にあるときは、インバータ２１ｄの入力レベル
がハイレベルとなり、ナンド回路２１ｂ，２１ｃ
の経路が導通する。

第１の単安定マルチバイブレータ回路１３、第
２の単安定マルチバイブレータ回路１４は、それ
ぞれ、パルスが入力してから、垂直同期信号期間
の40％と10％のパルスデユーテイの出力を得るこ
とができ、これをナンド回路１５で合成して、50
％デユーテイのパルスとし、トランジスタTrの
ベースに抵抗１６を介して加えることができる。
第１の単安定マルチバイブレータ回路１３の出力
は、ナンド回路１５の一方の入力端に加えられる
とともに、第２の単安定マルチバイブレータ回路
１４の入力端にも加えられる。ここで、第２の単
安定マルチバイブレータ回路１４は、入力パルス
が加えられてから、垂直同期信号期間の10％のパ
ルス幅を有するパルスを得るように設定されてお
りその出力をナンド回路１５の他方の入力端に加
える。また第１の単安定マルチバイブレータ回路
１３は、VTRの記録動作時と、再生動作時とで
その時定数が切換えられるもので、記録動作時に
は、垂直同期信号期間の40％、再生動作時には、
105％のパルス幅を有するパルスを得るように設
定されている。

次に前記ゲート回路２１の出力がクロツク入力
端に加えられるカウンタ２２は、アツプカウンタ
であり、そのカウント個数をプリセツト端子２２
ａからプリセツトすることができる。カウンタ２
２は、プリセツト数値に応じて前記ゲート回路２
１からのパルスをカウントし、キヤリーCRY出
力を得るが、これをロードパルス発生回路２３を
形成したフリツプフロツプ回路２３ａのデータ入
力端子に加えるとともに、前述した第２の単安定
マルチバイブレータ回路１４の動作停止制御端子
CDに加える。

この結果、第２の単安定マルチバイブレータ回
路１４は、カウンタ２２のカウント数値（プリセ
ツト値に対応する）のくりかえし周期で停止させ
られることになる。第２の単安定マルチバイブレ
ータ回路１４が停止したときには、ナンド回路１
５の出力端にあらわれるマルスデユーテイは、垂
直同期信号期間の50％のパルスから10％分が削減
されることを意味する。ナンド回路１５の出力
は、コントロールパルス記録回路１７を構成して
いるトランジスタTrをオンオフすることができ
る。第１、第２の単安定マルチバイブレータ回路
１３，１４が通常動作しているときは、この２者
の回路によつて、垂直同期信号期間の50％のデユ
ーテイのコントロールパルスが得られ、コントロ
ールヘツド１８によつて記録されているが、前記
のように、第２の単安定マルチバイブレータ回路
１４の動作が停止させられたときは、10％分が削
減されるから、コントロールパルスの正期間は40
％のデユーテイとなつて記録されることになる。
即ち、このことは、カウンタ２２からキヤリー
CRYが出力されたときには、記録コントロール
パルスのパルス幅が可変されたことになる。カウ
ンタ２２は、キヤリーCRYが出力された後は、
ロードパルス発生回路２３からロードパルスが加
えられ、再びゲート回路２１からの出力パルスの
カウントを開始する。この場合、ロードパルス発
生回路２３は、フリツプフロツプ回路２３ａ，２
３ｂ、ナンド回路２３ｃ、インバータ２３ｄ等に
よつて、次のカウント動作を得るためのロードパ
ルスを作る。

第２図は、上記VTRの記録動作時における、
コントロールパルス発生動作をタイミングチヤー
トによつて示すものである。

第２図ａは、垂直同期信号（Vsync）を示し、
同図ｂは、フリツプフロツプ回路１１の出力パル
スＦ１１を示す。この出力パルスＦ１１は、
カウンタ２２のクロツクとなる。第２図ｃ，ｄ
は、第１、第２の単安定マルチバイブレータ回路
１３，１４の出力MM1、MM2を示し、それ
ぞれ出力は、垂直同期信号期間の40％、10％とな
つている。第２図ｅは、トランジスタTrのベー
ス入力パルスである。このタイミングチヤートの
場合、カウンタ２２のプリセツト入力として（16
−Ｎ）Ｎ＝10がセツトされている場合を示してい
る。従つて、カウンタ２２に、６個のパルスＦ
１１が入力すると、第２図ｆに示すキヤリー
CRYが得られ、このキヤリーCRYが得られたと
きにトランジスタTrのベース入力パルスがその
パルス幅を可変されることになる。この動作は、
プリセツト値が変更されない限り、６個のパルス
をカウントする毎にパルス幅可変が行なわれるこ
とになる。つまり、コントロールパルスは、第２
図ｅからわかるように、７個目毎にパルスデユー
テイが可変されて記録されることになる。このよ
うに、コントロールパルスのパルスデユーテイ
を、可変して記録する場合、例えば、記録番組が
６チヤンネルのものであればカウンタ２２のプリ
セツト値としてＮ＝10、８チヤンネルのものであ
ればＮ＝８、10チヤンネルのものであればＮ＝６
というふうに設定することによつて、コントロー
ルパルスのパルスデユーテイが何個目で可変され
ているかということで記録番目に対応づけること
ができる。第２図ｇ，ｈ，ｉは、キヤリーCRY
が入力したときからロードパルスが得られるまで
に、フリツプフロツプ回路２３ａ，２３ｂ、ナン
ド回路２３ｃから得られる出力である。

次に上記のように記録されたコントロールパル
スを再生する合について説明する。コントロール
ヘツド１８で再生されたコントロールパルスは、
再生増幅器２５で増幅、波形整形されて、サーボ
回路とか頭出し回路に加えられるとともに、クロ
ツク及びリセツトパルス発生回路２６に加えられ
る。さらにまた、再生コントロールパルスは、イ
ンバータ２７、ゲート回路１２を介して、第１の
単安定マルチバイブレータ回路１３に加えられ
る。

ここで、第１の単安定マルチバイブレータ回路
１３は、VTRの再生動作時は、その時定数が切
換えられており、入力パルスの立上りから、垂直
同期信号期間の105％の期間に相当する間に再び
入力パルスが存在した場合は、その出力MM1
は得られず、105％以上の期間が経過したときに
入力パルスが無かつたときに出力MM1を得る
ように設定されている。またゲート回路１２は、
VTRが再生動作時にあるときは、ナンド回路１
２ｂ，１２ｃ側の経路が導通状態に設定されてお
り、またゲート回路２１においては、ナンド回路
２１ｂ，２１ｃ側の経路が導通状態に設定されて
いる。

第３図は、VTRの再生動作時におけるコント
ロールパルス再生動作をタイミングチヤートによ
つて示す。第３図ａは、コントロールヘツド１８
からの再生出力のパルス立上りエツヂ及び立下り
エツヂを微分したものである。第３図ｂは、再生
増幅器２５で波形整形された出力であり、この出
力は、インバータ２７、ゲート回路１２を介して
第１の単安定マルチバイブレータ回路１３に入力
される。また、クロツク及びリセツトパルス発生
回路２６にも入力されて、フリツプフロツプ回路
２９に対するリセツトパルスを作るとともに、ナ
ンド回路３１、インバータ３２、ゲート回路２１
を介してカウンタ２２に加えるためのクロツクを
発生している。即ち、このクロツク及びリセツト
パルス発生回路２６は、、フリツプフロツプ回路
２６ａ，２６ｂ，２６ｃ、ナンド回路２６ｄ，２
６ｅ、インバータ２６ｆによつて構成され、イン
バータ２６ｆからは、カウンタ２２に対するクロ
ツク、ナンド回路２６ｅからはフリツプフロツプ
回路２９に対するリセツトパルスを得ることがで
きる。即ち、第３図ｃ，ｄ，ｅは、フリツプフロ
ツプ回路２６ａ，２６ｂ，２６ｃの各出力θF２
６ａ，θF２６ｂ θF２６ｃであり、同図ｆ，ｇ
は、それぞれ、ナンド回路２６ｄ，２６ｅの各出
力である。ナンド回路２６ｅの出力によつて、フ
リツプフロツプ回路２９がリセツトされると、そ
のリセツト出力は、ナンド回路３１を導通状態と
し、ナンド回路２６ｄ、インバータ２６ｆを介し
て得られるパルスは、カウンタ２２のクロツクと
して入力する。

一方、単安定マルチバイブレータ回路１３に対
しては、第３図ｈに示すように、再生増幅器２５
の出力をインバータ２７によつて反転した出力パ
ルスMMINが入力する。これは、再生コントロ
ール信号のパルスの立上り、立下り関係と記録時
とは逆の位相関係にするためである。つまり、記
録時には、パルスデユーテイを可変するときに、
立上り位相を固定しておき、立下り位相を10％可
変したが、再生時には、単安定マルチバイブレー
タ回路１３はパルスの立上りで動作するので、パ
ルスの立上り位相が変化するようにインバータ２
７を用いるものである。第１の単安定マルチバイ
ブレータ回路１３に入力するパルスMMINのパ
ルスデユーテイに何ら変化が無い場合は、１垂直
期間の105％を経過する前に次のパルスの立上り
が存在するために、この第１の単安定マルチバイ
ブレータ回路１３からは何ら出力が得られない。
ところが、コントロールパルスのパルスデユーテ
イが可変されていた場合は、第３図ｈに示すよう
に、第１の単安定マルチバイブレータ回路１３に
入力するパルスMMINの立上り位相が、早い時
期に到来することになる。このため、次に入力す
るパルスの立上りタイミングまでに１垂直同期信
号期間の105％が経過してしまい第３図ｉに示す
ような出力パルスが得られる。このことは、コン
トロールパルスのパルス幅が可変されていること
を検出したことになる。

第１の単安定マルチバイブレータ回路１３から
出力パルス、いわゆる検出パルスが得られた場
合、この検出パルスは、インバータ２８を介して
前記したフリツプフロツプ回路２９のセツト入力
端に加えられる。このフリツプフロツプ回路２９
がセツトされると、ナンド回路３１が非導通とな
り、カウンタ２２にはクロツクは入力しなくな
る。また、フリツプフロツプ回路２９のセツト出
力は、デコードシーケンスパルス発生回路３３に
加えられる。デコードシーケンスパルス発生回路
３３は、フリツプフロツプ回路３３ａ，３３ｂ，
３３ｃ、ナンド回路３３ｄ，３３ｅ等によつて構
成されており、フリツプフロツプ回路３３ａのデ
ータ入力端子に、先のフリツプフロツプ回路２９
からのセツト出力（第３図ｊに示す）が加わる。
デコードシーケンスパルス発生回路３３の各フリ
ツプフロツプ回路３３ａ，３３ｂ，３３ｃの出力
モードは、第３図ｌ，ｍ，ｎに示すようになり、
ナンド回路３３ｄ，３３ｅからは、第３図ｏ，ｐ
に示すようなラツチパルスとクリアパルスが得ら
れる。ナンド回路３３ｄから出力されたラツチパ
ルスは、インバータ３４を介してラツチ回路３５
のラツチパルス入力端に加えられる。ラツチ回路
３５は、ラツチパルスが入力したときに、カウン
タ２２のカウント内容をラツチする。また前記ナ
ンド回路３３ｅから出力されたクリアパルスは、
インバータ３６を介して先のカウンタ２２のクリ
アパルス入力端子に加えられ、カウンタ２２の内
容をクリアすることができる。ラツチ回路３５の
内容は、デコーダ３７によつてデコードされ、例
えば表示手段に加えられる。

カウンタ２２は、クリアされた後は、再びナン
ド回路３１から出力されるパルス（第３図ｋに示
す）をカウントする。そして、次のパルスデユー
テイ変化検出パルスが得られるまで、ナンド回路
３１からの出力パルスをカウントすることにな
る。第２図に示したようにカウンタ２２がＮ＝10
に指定されていた場合、その記録テープを再生す
ると、６個ごとにデユーテイの異なるパルスを検
出することができる。再生動作のときは、カウン
タ２２は最大のカウントが得られるようにセツト
されている。

上記のようにこの回路によると、VTRの再生
動作時にあつては、テープに記録されているコン
トロールパルスが何個目毎にパルスデユーテイが
変化されているのかを知ることができ、ラツチ回
路３５のラツチ内容をデコードすることによつ
て、表示手段によつて、例えば現在再生されてい
る番組が何チヤンネルのものであるかを表示する
ことができる。そして、この実施例によると、コ
ントロールパルスの記録回路（デユーテイを入力
情報に応じた部分で可変して記録する）と、コン
トロールパルスの再生回路（デユーテイの変化さ
れている部分を検出する）との双方を、一体に実
現している。また、双方の機能を実現する上で、
記録時に使用される第１の単安定マルチバイブレ
ータ回路と再生時に使用される第３の単安定マル
チバイブレータ回路とを共通化可能、つまり単安
定マルチバイブレータ回路１３で実現し、かつカ
ウンタ２２の共通化を可能としている。

上記の実施例において、単安定マルチバイブレ
ータ回路１３，１４及びナンド回路１５等は記録
コントロールパルスデユーテイ設定回路を構成し
ている。またカウンタ２２の出力キヤリー信号を
単安定マルチバイブレータ回路１４に供給する系
路は、記録コントロールパルスのデユーテイを変
更する回路を形成している。さらに、インバータ
２７を介して再生コントロールパルスを単安定マ
ルチバイブレータ回路１３に供給する系路及びこ
の回路の時定数を再生時と記録時で切り替える手
段は、再生コントロールパルスデユーテイ検出回
路を形成してる。またフリツプフロツプ回路２
９、デコードシーケンスパルス発生回路３３等
は、カウンタ制御回路を構成している。

この発明による情報記録再生装置は、コントロ
ールパルスのパルスデユーテイ変化サイクル情報
を各種の情報として使用することができる。上記
実施例の場合は、カウンタ２２のカウント内容を
番組のチヤンネルに対応するように設定している
が、記録日付に対応させることもできる。たとえ
ば、カウンタ２２の内容が１のときにラツチパル
スが得られるときは、初日、２のときにラツチパ
ルスが得られるときは２日目、３のときはラツチ
パルスが得られるときは３日目というふうにデコ
ードすれば、記録日付に対応させることができ
る。これは、ある相撲力士の初日から15日目まで
の取組を記録しておくような場合にも使用でき
る。

〔発明の効果〕

上記したように、この発明によると、ビデオテ
ープレコーダにおいて用いられているコントロー
ルパルスを各種の情報に使用することができ多目
的化を図り、機器の機能拡大を得るビデオテープ
レコーダの情報記録再生装置を提供することがで
きる。そして、コントロールパルスのデユーテイ
を可変して記録する回路と、再生する回路の一体
化を実現し、双方の回路で共通に利用できる部品
をできるだけ多く含むように実現することができ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成説明
図、第２図ａ〜ｉは、第３図ａ〜ｐは第１図の回
路の動作信号波形図である。 １２，２１……ゲート回路、１３，１４……単
安定マルチバイブレータ回路、１７……コントロ
ールパルス記録回路、１８……コントロールヘツ
ド、２２……カウンタ、２３……ロードパルス発
生回路、２５……再生増幅器、２６……クロツク
及びリセツトパルス発生回路、２９……フリツプ
フロツプ回路、３３……デコードシーケンスパル
ス発生回路、３５……ラツチ回路、３７……デコ
ーダ。

Claims (1)

1. 【特許請求の範囲】 １ コントロールパルスを利用するための情報を
   入力する情報入力手段と、この情報入力手段によ
   つて入力された情報が定数としてプリセツトさ
   れ、コントロールパルスをカウントしてその結果
   発生するキヤリー信号に基づいて再び前記情報が
   プリセツトされる第１のカウンタと、前記コント
   ロールパルスが入力される第１の単安定マルチバ
   イブレータとこの第１の単安定マルチバイブレー
   タと直列的に接続された第２の単安定マルチバイ
   ブレータで構成され、それぞれの出力が加算され
   たパルスデユーテイを有する記録コントロールパ
   ルスを出力する記録コントロールパルスデユーテ
   イ設定回路と、前記キヤリー信号に基づき前記記
   録コントロールパルスデユーテイ設定回路の前記
   第２の単安定マルチバイブレータの動作を停止す
   る記録コントロールパルスデユーテイ変更回路と
   を有し、前記記録コントロールパルスのデユーテ
   イを前記情報により決定される個数毎に変化させ
   るコントロールパルス記録手段と、 再生コントロールパルスを位相反転した信号が
   入力され前記デユーテイが変更された部分におい
   てパルス出力を発生するように復帰時間が設定さ
   れている第３の単安定マルチバイブレータで構成
   された再生コントロールパルスデユーテイ検出回
   路と、前記再生コントロールパルスによつて一方
   の動作状態に設定され、前記第３の単安定マルチ
   バイブレータのパルス出力によつて他方の動作状
   態に設定されるフリツプフロツプ回路と、前記再
   生コントロールパルスをカウントする第２のカウ
   ンタと、この第２のカウンタのカウント値をラツ
   チするラツチ回路と、前記フリツプフロツプ回路
   の出力によつて制御され前記フリツプフロツプ回
   路が一方の動作状態にあるとき前記再生コントロ
   ールパルスを前記第２のカウンタにクロツクとし
   て供給し、前記フリツプフロツプ回路が他方の動
   作状態になつたタイミングに基づき前記第２のカ
   ウンタのカウント値を前記ラツチ回路にラツチす
   るラツチパルスを供給すると共にラツチ後に前記
   第２のカウンタをクリアするクリアパルスを供給
   するカウンタ制御回路と、前記ラツチ回路にラツ
   チされた値に基づき記録時にデユーテイが変更さ
   れた部分がコントロールパルスの何個毎に存在す
   るかを判別して前記情報を識別する情報識別回路
   とを有し、前記情報を再生するコントロールパル
   ス再生手段とを具備したことを特徴とするビデオ
   テープレコーダの情報記録再生装置。