JPH04357857A - 半導体装置及びそれを搭載する回路基板 - Google Patents
半導体装置及びそれを搭載する回路基板Info
- Publication number
- JPH04357857A JPH04357857A JP3132486A JP13248691A JPH04357857A JP H04357857 A JPH04357857 A JP H04357857A JP 3132486 A JP3132486 A JP 3132486A JP 13248691 A JP13248691 A JP 13248691A JP H04357857 A JPH04357857 A JP H04357857A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor device
- chip
- cap
- guide pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000001816 cooling Methods 0.000 description 4
- XOMKZKJEJBZBJJ-UHFFFAOYSA-N 1,2-dichloro-3-phenylbenzene Chemical compound ClC1=CC=CC(C=2C=CC=CC=2)=C1Cl XOMKZKJEJBZBJJ-UHFFFAOYSA-N 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びそれを搭
載する回路基板に関する。近年，半導体装置はますます
高密度化し，チップ上のバンプのピッチも小さくなる傾
向にある。チップをＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃ
ｕｉｔ Ｂｏａｒｄ） のような回路基板に直に搭載す
るフリップチップ方式においては，チップと回路基板の
位置合わせを精度よく行うことが必要である。
載する回路基板に関する。近年，半導体装置はますます
高密度化し，チップ上のバンプのピッチも小さくなる傾
向にある。チップをＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃ
ｕｉｔ Ｂｏａｒｄ） のような回路基板に直に搭載す
るフリップチップ方式においては，チップと回路基板の
位置合わせを精度よく行うことが必要である。
【０００２】
【従来の技術】図３は従来の半導体装置を回路基板に搭
載した側面断面図を示し，２はチップ，４はバンプ，５
は回路基板であってＰＣＢ，７はパッド，１１はヒート
シンク，１２はキャップを表す。
載した側面断面図を示し，２はチップ，４はバンプ，５
は回路基板であってＰＣＢ，７はパッド，１１はヒート
シンク，１２はキャップを表す。
【０００３】ヒートシンク１１はチップ２から発生する
熱を除去するもので，キャップ１２はチップ２を気密封
止するものであり，ヒートシンク１１及びキャップ１２
の取り付けられたチップ２をＰＣＢ５に搭載する際，チ
ップ２をフェイスダウン状態にしてバンプ４を予備ハン
ダされたＰＣＢ５のパッド７に位置合わせして直接押し
つけ，熱を加えて溶着させる。
熱を除去するもので，キャップ１２はチップ２を気密封
止するものであり，ヒートシンク１１及びキャップ１２
の取り付けられたチップ２をＰＣＢ５に搭載する際，チ
ップ２をフェイスダウン状態にしてバンプ４を予備ハン
ダされたＰＣＢ５のパッド７に位置合わせして直接押し
つけ，熱を加えて溶着させる。
【０００４】この方法はハイブリッドＩＣの形成に広く
採用されているが，半導体装置の高密度化に伴い，位置
合わせが困難となる。即ち，素子ＬＳＩのＧＮＤ，ＰＷ
Ｒ，ＳＩＧ等の数が増えればバンプの数も増し，チップ
サイズを同じとすればバンプピッチが縮小される。しか
もフェイスダウンで搭載する場合，溶着前に認識位置合
わせを行う必要があり，バンプピッチが小さくなるほど
精度のよい認識位置合わせが困難となる。
採用されているが，半導体装置の高密度化に伴い，位置
合わせが困難となる。即ち，素子ＬＳＩのＧＮＤ，ＰＷ
Ｒ，ＳＩＧ等の数が増えればバンプの数も増し，チップ
サイズを同じとすればバンプピッチが縮小される。しか
もフェイスダウンで搭載する場合，溶着前に認識位置合
わせを行う必要があり，バンプピッチが小さくなるほど
精度のよい認識位置合わせが困難となる。
【０００５】
【発明が解決しようとする課題】本発明は，上記の問題
に鑑み，フリップチップ方式において，認識位置合わせ
なしで回路基板にチップを搭載できる半導体装置及びそ
れを搭載する回路基板を提供することを目的とする。
に鑑み，フリップチップ方式において，認識位置合わせ
なしで回路基板にチップを搭載できる半導体装置及びそ
れを搭載する回路基板を提供することを目的とする。
【０００６】
【課題を解決するための手段】図１（ａ）， （ｂ）は
本発明の半導体装置の下面図と側面断面図であり， 図
２は本発明の半導体装置を回路基板に搭載した側面断面
図である。
本発明の半導体装置の下面図と側面断面図であり， 図
２は本発明の半導体装置を回路基板に搭載した側面断面
図である。
【０００７】上記課題は，回路基板に半導体チップ２が
直に搭載される半導体装置であって，ヒートシンクとキ
ャップが一体となった部材１と， 該部材１に接合され
た前記チップ２と， 該部材１に固定されたガイドピン
３を有し，該ガイドピン３は該チップ２の回路基板への
取り付け面を含む平面から突き出ている半導体装置によ
って解決される。
直に搭載される半導体装置であって，ヒートシンクとキ
ャップが一体となった部材１と， 該部材１に接合され
た前記チップ２と， 該部材１に固定されたガイドピン
３を有し，該ガイドピン３は該チップ２の回路基板への
取り付け面を含む平面から突き出ている半導体装置によ
って解決される。
【０００８】また，該半導体装置を直に搭載する回路基
板であって，該半導体装置のガイドピン３に対応するガ
イド孔６を有し， 該ガイドピン３を該ガイド孔６に挿
入することにより，該半導体装置のチップ２のバンプ４
と該回路基板のパッド７とが接触する回路基板によって
解決される。
板であって，該半導体装置のガイドピン３に対応するガ
イド孔６を有し， 該ガイドピン３を該ガイド孔６に挿
入することにより，該半導体装置のチップ２のバンプ４
と該回路基板のパッド７とが接触する回路基板によって
解決される。
【０００９】
【作用】本発明の半導体装置では，チップ２の回路基板
への取り付け面を含む平面から突き出るガイドピンを設
けている。さらに，回路基板５にはガイドピン３に対応
するガイド孔６を設けている。半導体装置を回路基板５
に搭載する際は，ガイドピン３をガイド孔６に挿入する
ことにより，チップ２のバンプ４と回路基板５のパッド
７を接触させるようにするのであるから，従来のような
認識位置合わせが不要となり，位置合わせミスもない。 また，加熱溶融の間にバンプ４とパッド７の相対的移動
の生じることもない。
への取り付け面を含む平面から突き出るガイドピンを設
けている。さらに，回路基板５にはガイドピン３に対応
するガイド孔６を設けている。半導体装置を回路基板５
に搭載する際は，ガイドピン３をガイド孔６に挿入する
ことにより，チップ２のバンプ４と回路基板５のパッド
７を接触させるようにするのであるから，従来のような
認識位置合わせが不要となり，位置合わせミスもない。 また，加熱溶融の間にバンプ４とパッド７の相対的移動
の生じることもない。
【００１０】
【実施例】図１（ａ） は本発明の半導体装置の下面図
， （ｂ） はＡ−Ａ側面断面図であり， １はヒート
シンク兼キャップ，２はチップ，３はガイドピン，４は
バンプを表す。
， （ｂ） はＡ−Ａ側面断面図であり， １はヒート
シンク兼キャップ，２はチップ，３はガイドピン，４は
バンプを表す。
【００１１】ヒートシンク兼キャップ１はヒートシンク
とキャップが一体となった部材で，例えば，窒化アルミ
（ＡｌＮ）である。チップ２は，例えば銀ロウ付けによ
り部材１に取り付けられる。ヒートシンク兼キャップ１
の上面は平坦に形成されており，例えば水冷パイプが接
触し，チップ２に発生した熱を除去する。
とキャップが一体となった部材で，例えば，窒化アルミ
（ＡｌＮ）である。チップ２は，例えば銀ロウ付けによ
り部材１に取り付けられる。ヒートシンク兼キャップ１
の上面は平坦に形成されており，例えば水冷パイプが接
触し，チップ２に発生した熱を除去する。
【００１２】ガイドピン３は例えばコバールで，ヒート
シンク兼キャップ１の３つのコーナーから突き出るよう
に形成され，チップ２のバンプ２形成面の位置にスタン
ドオフを有する。ガイドピン３の形成されていないコー
ナーは半導体装置を回路基板に搭載する際のインデック
スとして使用する。
シンク兼キャップ１の３つのコーナーから突き出るよう
に形成され，チップ２のバンプ２形成面の位置にスタン
ドオフを有する。ガイドピン３の形成されていないコー
ナーは半導体装置を回路基板に搭載する際のインデック
スとして使用する。
【００１３】図２は図１の半導体装置を回路基板に搭載
した側面断面図であり，５は回路基板，６はガイド孔，
７はパッドを表す。回路基板５は，例えばプリント回路
基板（ＰＣＢ）であり，半導体装置のバンプ４に対応す
る位置にパッド７が形成されている。さらに，ガイドピ
ン３に対応する位置にスルーホールを形成しガイド孔６
とする。
した側面断面図であり，５は回路基板，６はガイド孔，
７はパッドを表す。回路基板５は，例えばプリント回路
基板（ＰＣＢ）であり，半導体装置のバンプ４に対応す
る位置にパッド７が形成されている。さらに，ガイドピ
ン３に対応する位置にスルーホールを形成しガイド孔６
とする。
【００１４】半導体装置のスタンドオフのついたガイド
ピン３を回路基板５のガイド孔６に挿入し，チップ２の
バンプ４を予備ハンダされたＰＣＢ５のパッド７に接触
させる。この時，ガイドピン３とガイド孔６がガイドと
なるから，特にバンプ４とパッド７の位置合わせは必要
でない。
ピン３を回路基板５のガイド孔６に挿入し，チップ２の
バンプ４を予備ハンダされたＰＣＢ５のパッド７に接触
させる。この時，ガイドピン３とガイド孔６がガイドと
なるから，特にバンプ４とパッド７の位置合わせは必要
でない。
【００１５】加熱気体を供給して予備ハンダを溶融し，
バンプ４とパッド７の接合を行う。予備ハンダが溶融し
ている間にバンプ４とパッド７の位置が相対的に移動す
ることはない。
バンプ４とパッド７の接合を行う。予備ハンダが溶融し
ている間にバンプ４とパッド７の位置が相対的に移動す
ることはない。
【００１６】ヒートシンク兼キャップ１は必ずしもセラ
ミック（ＡｌＮ）でなくてもよく，例えば金属であって
もよい。また，ヒートシンク兼キャップ１の上面に冷却
フィンを取り付けて送風空冷してもよい。さらに，ヒー
トシンク兼キャップ１の上面に多くの凹凸を形成して面
積を増し，送風空冷してもよい。
ミック（ＡｌＮ）でなくてもよく，例えば金属であって
もよい。また，ヒートシンク兼キャップ１の上面に冷却
フィンを取り付けて送風空冷してもよい。さらに，ヒー
トシンク兼キャップ１の上面に多くの凹凸を形成して面
積を増し，送風空冷してもよい。
【００１７】
【発明の効果】以上説明したように，本発明によれば，
半導体装置を回路基板に搭載する際，ガイドピン３をガ
イド孔６に挿入するだけで特に位置合わせの必要がなく
，工数を大幅に減少でき，しかも位置合わせミスがない
から歩留りが向上する。
半導体装置を回路基板に搭載する際，ガイドピン３をガ
イド孔６に挿入するだけで特に位置合わせの必要がなく
，工数を大幅に減少でき，しかも位置合わせミスがない
から歩留りが向上する。
【００１８】さらに，予備ハンダが溶融している間にバ
ンプ４とパッド７の位置が相対的に移動することがない
から，搭載ずれの生じることもない。
ンプ４とパッド７の位置が相対的に移動することがない
から，搭載ずれの生じることもない。
【図１】（ａ）， （ｂ）は本発明の半導体装置の下面
図と側面断面図である。
図と側面断面図である。
【図２】本発明の半導体装置を回路基板に搭載した側面
断面図である。
断面図である。
【図３】従来の半導体装置を回路基板に搭載した側面断
面図である。
面図である。
１はヒートシンクとキャップが一体となった部材であっ
てヒートシンク兼キャップ ２はチップ ３はガイドピン ４はバンプ ５は回路基板であってプリント回路基板６はガイド孔 ７はパッド １１はヒートシンク １２はキャップ
てヒートシンク兼キャップ ２はチップ ３はガイドピン ４はバンプ ５は回路基板であってプリント回路基板６はガイド孔 ７はパッド １１はヒートシンク １２はキャップ
Claims (2)
- 【請求項１】 回路基板に半導体チップ（２） が直
に搭載される半導体装置であって，ヒートシンクとキャ
ップが一体となった部材（１） と， 該部材（１）
に接合された前記チップ（２） と， 該部材（１）
に固定されたガイドピン（３） を有し，該ガイドピン
（３） は該チップ（２） の回路基板への取り付け面
を含む平面から突き出ていることを特徴とする半導体装
置。 - 【請求項２】 請求項１記載の半導体装置を直に搭載
する回路基板（５） であって，該半導体装置のガイド
ピン（３） に対応するガイド孔（６）を有し， 該ガ
イドピン（３） を該ガイド孔（６） に挿入すること
により，該半導体装置のチップ（２） のバンプ（４）
と該回路基板のパッド（７） とが接触することを特
徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3132486A JPH04357857A (ja) | 1991-06-04 | 1991-06-04 | 半導体装置及びそれを搭載する回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3132486A JPH04357857A (ja) | 1991-06-04 | 1991-06-04 | 半導体装置及びそれを搭載する回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04357857A true JPH04357857A (ja) | 1992-12-10 |
Family
ID=15082503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3132486A Withdrawn JPH04357857A (ja) | 1991-06-04 | 1991-06-04 | 半導体装置及びそれを搭載する回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04357857A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996038395A1 (de) * | 1995-05-31 | 1996-12-05 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur herstellung elektrisch isolierender, mechanisch spannungsarmer und permanenter verbindungen |
| US6462271B2 (en) | 2000-12-27 | 2002-10-08 | International Business Machines Corporation | Capping structure for electronics package undergoing compressive socket actuation |
-
1991
- 1991-06-04 JP JP3132486A patent/JPH04357857A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996038395A1 (de) * | 1995-05-31 | 1996-12-05 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur herstellung elektrisch isolierender, mechanisch spannungsarmer und permanenter verbindungen |
| US6462271B2 (en) | 2000-12-27 | 2002-10-08 | International Business Machines Corporation | Capping structure for electronics package undergoing compressive socket actuation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0226391B2 (ja) | ||
| US5113314A (en) | High-speed, high-density chip mounting | |
| JPH04357857A (ja) | 半導体装置及びそれを搭載する回路基板 | |
| JPH0832296A (ja) | 電子部品を実装する際の位置合わせ方法 | |
| JP2555720B2 (ja) | 半田バンプ部品の実装方法 | |
| WO2020103743A1 (zh) | 芯片的封装结构 | |
| JPH0645402A (ja) | 配線基板の接続方法及び配線基板 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPH06252326A (ja) | 多端子部品、配線基板、多端子部品の実装構造 | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| JP2904274B2 (ja) | Ｌｓｉパッケージの実装方法 | |
| JP2009170543A (ja) | 電力変換装置およびその製造方法 | |
| JPH01120856A (ja) | リードフレーム | |
| KR19980018322A (ko) | 반도체 칩에 결합된 기생 인덕턴스를 줄이기 위한 패키지와 패키지와 반도체 칩간의 조립에 사용된 콜레트 | |
| JPH1140605A (ja) | テープキャリアパッケージ | |
| JP3214009B2 (ja) | 半導体素子の実装基板および方法 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JP2003031623A (ja) | Ｃｏｆフィルムを用いた半導体装置及びその製造方法 | |
| JPH06132353A (ja) | 半導体装置 | |
| JPH08181168A (ja) | 半導体装置 | |
| JPS6355189B2 (ja) | ||
| JPH0347585B2 (ja) | ||
| JP3161648B2 (ja) | 電子部品の半田付け方法 | |
| KR100716868B1 (ko) | 반도체패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |