JPH0435058A - 複合集積回路装置および混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野］ 本発明は、集積回路素子と、抵抗コンデンサ素子とから
なる複合型集積回路装置およびこれを搭載した混成集積
回路装置に関する。

［従来の技術］ メモリカードに代表される薄型の高密度ハイブリッドＩ
Ｃや、電子式カメラ、電子手帳またはビデオカメラ内の
ＩＣ回路等、高密度実装の電子回路が近年著しく増加し
ている。これらの回路は、中心となるＩＣ（半導体隼積
回路素子）と、それらの周辺回路である抵抗およびコン
デンサから成り立っている。抵抗は、ＩＣ内部でまかな
いきれない抵抗の補完や、内部回路の保護といった、様
々な使われ方をするため、抵抗値や数も一定しない。−
・方、コンデンサは、電源のｑｔ滑川用して使ねれるの
かほとんどで、０、マイクロファラッド以上の容量のも
のがＩＣ当たり１個必要である。

−・船釣には、チップ抵抗およびチップコンデンサでこ
れらの要求をまかなっている。

高密度実装が進むと、例えば、製作技術、実装面積等の
制約から、チップ抵抗およびチップコンデンサより小さ
い抵抗およびコンデンサを集積した素子が必要となる。

特に、コンデンサは、容量を稼くためには電極面積を確
保せねばならず、様々な二ｒ二夫かなされている。

メモリカーＩ−では、特開昭６０−１６９１号公報に開
示されているように、メモリカードの配線基板内に、誘
電体を介した配線を利用して、バイパスコンデンサを形
成する構造が提案されている。

また、特開昭５８−８７８５２号公報および特開昭５８
−２２０４９２号公報に示されているように、厚膜配線
基板内に抵抗とコンデンサを形成する技術は、−船釣て
あり、コンデンサ内臓のセラミックｉ！ＩＩｌ！線基扱
か各社で検討されている。しかも、単に、配線基板内に
コンデンサを形成するだ一 ８〜 けでなく、実装」二の種々の工夫がなされている。

例えば、特開昭５８−２２０４９２号公報に開示されて
いるように、ＩＣチップギヤリヤの、ＩＣと反対側の面
に、コンデンサ基板を貼り付けることで、実装面積の増
加を回避する手段や、特開昭６１−１３６２１７号公報
のように、バイパスコンデンサの形状をＩＣパッケージ
に合わせ、端子を電源と接地に合わせて、実装スペース
を不要とするといった工夫が見受けられる。

また、ＩＣチップに手を加えてコンデンサを形成する手
段の開示も多く見受けられる。例えば、特開昭６１−１
３７３５４号公報のように、ＩＣチップ裏面に誘電体の
薄膜を形成し、チップ本体とダイ゛パットをコンデンサ
の電極としてＩＣの裏面全面をコンデンサとして利用す
る方法や、特開昭６１−２６９３１．７号公報のように
、ＩＣチップの裏面に誘電体を形成するかあるいは空乏
層を形成することで、ＩＣの裏面全面をコンデンサとす
る構造も提案されている。

さらに、特開昭６３−５２４４６　吐公報に示すように
、半導体月料で形成した配線基板の主面部に半導体領域
と誘電体膜と電極とを設けて平滑コンデンサを構成する
ものがある。

これらの構造か検討される背景には、回路の高速化に伴
い、コンデンサをＩＣに近づけないと、コンデンサとＩ
Ｃ内の回路との間にある誘導成分によって、充分な平滑
効果が望めない事情も含まれている。

以」二は、コンデンサの占める面積をいかに削減するか
の工夫に関する従来技術の紹介である。これらの従来例
では、抵抗の扱いについては特別言及さ才していない。

抵抗については、例えば、特開昭６０−７７４５２号公
報に示されるように、多層誘電材料の集積回路パッケー
ジ基板のに面に、薄膜または厚膜の抵抗器を設けると共
に、この面に集積回路チップを搭載したものがある。し
かし、このものは、チップ搭載領域以外の部分に抵抗等
を設ける必要があるため、実装密度が高くてきない。

次に、抵抗とコンデンサを同一基板に形成する際の構造
上および製法上の工夫についての従来例の一例を以下に
述べる。厚膜配線基板に抵抗およびコンデンサを形成す
る技術は、上述したように一般的であるので、薄膜抵抗
と薄膜コンデンサを同一基板に形成する例について述べ
る。

特開昭５０−１３６９号公報に代表されるように、薄膜
抵抗と薄膜コンデンサを同時に形成する技術では、窒化
タンタルと酸化タンタルの系がよく使われる。特開昭５
０−１３６９号公報は、抵抗とコンデンサを同じ基板に
形成する際に、抵抗層の一部をコンデンサの誘電体の一
部に使う工夫に関するものである。タンタル系の抵抗と
コンデンサを搭載した部品に関しては、この他にも様々
なプロセス上の工夫が考えられ、出願例も多い。

［発明が解決しようとする課Ｍ］ 以上述べたように、従来技術には、必要とする抵抗と満
足な容量のコンデンサを確保しながら実装体積を増大さ
せない構造に関する技術としては、配線基板内に抵抗と
コンデンサを内蔵する技術が主であり、ＩＣの裏面をコ
ンデンサとして利用する技術、ＩＣパッケージにコンデ
ンサを重ねる技術等では、抵抗の扱いを考慮していない
のが実情である。

また、薄膜抵抗と薄膜コンデンサを同じ基板に搭載する
技術に関しては、部品の製造過程の様々な工夫について
は述べられているが、配線基板およびＩＣチップを含め
た全体としての実装密度向上策に関する技術の開示が見
られない。

これに対して、特開昭６２−８６７９３号公報に示され
るように、厚膜あるいは薄膜の抵抗およびコンデンサを
含む回路基板上に穴あけ加工された有機配線基板を貼り
付けたものに電子部品を実装するものがある。

しかし、この従来の技術は、コンデンサの上に有機多層
配線基板が貼り付けられ、その上に電子部品が実装され
るため、コンデンサと電子部品とが離れ、上述したよう
に平滑効果が不十分となる問題がある。また、電子部品
と抵抗やコンデンサとの間に有機多層配線基板を設ける
ため、生産プロセスが複雑となり、生産に長期間を要し
、大量月 〜１２ 生産に不向きである、という問題がある。

複合型集積回路装置が電子式カメラ、ＩＣカード等の比
較的安価な民生用電子機器に用いられるものである場合
、生産コストを抑えることが望まれる。この場合、生産
プロセスをできる限り簡単にすると共に、使用するＩＣ
チップや回路基板として、標準化されたものを用い、そ
れらに対する変更をできる限り行なわないことが好まし
い。

しかし、上述した従来技術では、ＩＣチップや回路基板
に対する変更度が大きく、生産コス１−を抑えることが
容易でない。

本発明の目的は、上記した従来技術と異なり、ＩＣおよ
び配線基板に対する変更が少なく、しかも、実装体積を
実質的に増加させずに必要とする抵抗と満足な容量を持
つコンデンサを確保する構造を提供することにある。

［課題を解決するための手段］ 本発明者らは、上記目的を達成すべく鋭意研究した結果
、ｒｃ（半導体集積回路素子）の全く使われていない裏
面を利用する構造に思い当たった。

ただし、従来例に見られるようなＩＣ（集積回路素子）
に手を加える構造を避けている。

本願の第１の発明は、能動素子および受動素子を含む集
積回路素子と、これを支持すると共に外部回路との接続
を行なう配線基板と、上記集積回路素子と配線基板との
間に配置され、１以」二の抵抗およびコンデンサを有す
る抵抗コンデンサ素子とを備え、上記抵抗コンデンサ素
子は、その上に配置される集積回路素子より大きな面積
を有し、集積回路素子搭載領域に、コンデンサの少なく
とも一部が設けられることを特徴とする。

すなわち、本発明によれば、抵抗コンデンサ素子のコン
デンサ形成部の少なくとも一部の上に該集積回路素子が
搭載される複合型集積回路装置が提供される。

また、本発明によれば、能動素子および受動素子を含む
集積回路素子と、これを支持すると共に外部回路との接
続を行なう配線基板と、上記集積回路素子と配線基板と
の間に配置され、１以上の抵抗およびコンデンサを有す
る抵抗コンデンサ素子とを備え、上記抵抗コンデンサ素
子は、その−にに配置さ九る集積回路素子より大きな面
積を有し、かつ、周辺部に、抵抗およびコンデンサの、
外部どの接続を行なう接続部が設けられる複合型集積回
路装置が提供される。

１−、記集積回路素子は、接続部が設けられる部分を覆
わない位置に搭載されることが好ましい。

上記集積回路素子、抵抗コンデンサ素子の接続部と、配
線基板に設けられる配線とは、例えば、それぞれワイヤ
ボンディングにより接続される。

抵抗コンデンサ素子は、好ましい態様によれば、その上
に搭載される集積回路素子と配線基板との間で行なわれ
るワイヤボンデインクに必要な空間内に、その周囲が位
置する大きさに設けられるものである。

本願の第２の発明は、」−記複合型集積回路装置を備え
た混成集積回路装置である。

すなわち、本発明によれば、配線基板に、集積回路素子
を複数個配置し、各集積回路素子と配線基板との間に、
１以上の抵抗およびコンデンサを有する抵抗コンデンサ
素子を配置することを特徴とする混成集積回路装置が提
供される。

上記抵抗コンデンサ素子は、例えば、その上に配置され
る集積回路素子より大きな面積を有すると共に、周辺部
に、抵抗およびコンデンサの、外部との接続を行なう接
続部が設けられ、該接続部が設けられる部分を覆わない
位置に集積回路素子が搭載されて、該集積回路素子、抵
抗コンデンサ素子の接続部と、配線基板に設けＩ゛）れ
る配線とが、それぞれワイヤボンディングにより接続さ
れるものが好ましく用いられる。

本願の第３の発明は、上記複合型埃積回路装置を備えた
ＩＣカー１へである。

すなわち、本発明によれば、配線基板に、集積回路素子
を複数個配置し、各集積回路素子と配線基板との間に、
１以上の抵抗およびコンデンサを有する抵抗コンデンサ
素子を配置し、かつ、全体をカード型に成型することを
特徴とするＩ’Ｃカー１くが提供される。

集積回路としては、例えば、メモリが用いられる。

本発明は、後述の実施例のみに限定されることなく、以
下に述べるような種々の変形が可能である。

（ａ）本発明の抵抗コンデンサ素子の構成は、電源の平
滑用のコンデンサが１個と１個以上の抵抗で成り立つが
、その他の部品（回路構成」−必要なコイル以外の部品
、すなわちコンデンサ等）が含まれていてもよい。

（ｂ）コンデンサの一部が該集積回路素子の下部にあれ
ばよく、抵抗の一部あるいは全部が該年債回路素子の下
部に配置されていてもよい。

（Ｃ）　　コンデンサと抵抗は、どちらが」―になって
も機能上は変わらない。すなオ）ち、後述する実施例て
述へているように、コンデンサが抵抗より下の層に形成
されているか、コンデンサの上部電極と抵抗を共用する
構造のみでなく、コンデンサが抵抗より上の層に形成さ
れている構造、また、コンデンサの下部電極を抵抗でま
かなう構造も変形例として成り立つ。

（ｄ）コンデンサと抵抗を搭載する基板は、抵抗および
コンデンサが表面に形成される際の熱に耐えることがで
きれば、絶縁物、導電体、半導体のいずれてもよい。例
えば、ガラス、金属、シリコン等が好ましく用いられる
。

（ｅ）コンデンサは、製作が可能な面積において、必要
な容量を確保できるものであれば、適宜の比誘電率のも
のを用いることができる。例えば、五酸化タンタルが用
いられる。また、比誘電率の人きいものとして、例えば
、バリウム、釦、ジルコニウム、ネオジウ１１、チタン
、タングステンの−・群から選ばれる少なくとも２種の
元素についての複合酸化物を成分として含むものが用い
られる。

また、抵抗は、−船釣に用いられる薄膜抵抗材料を用い
ることができ、例えば、Ｃｒ−８ｉ、Ｃｒ　−Ｓ　−ｉ
、　Ｏ＝、Ｎｉ−Ｃｒ、−Ｊ−ａ　Ｎ等が好ましく用い
られる。

（ｆ）本発明によれば、抵抗コンデンサ素子の構成を変
更することにより、ＴＣチップおよび配線基板にほとん
ど変更を加えずに、ＩＣチップの搭載を行なう。しかし
、例えば、後の実施例で述べるように、若干全高が高く
なることを避けるために、配線基板の一部を削る程度の
加工や、コンデンサの電極に給電するために配線基板上
にコンデンサ用の配線を形成することを排除するもので
はない。

［作用コ ＩＣの周辺回路は、受動素子による回路であり、抵抗、
コンデンサおよびコイルがそのために必要である。しか
し、コイルを使わなくても回路構成で代替することが可
能である。従って、抵抗とコンデンサを備えれば、一般
的には、受動回路の回路を構成できる。

抵抗は、電流容量の制限を無視すれば、長さ対幅の比を
一定にすることで原理」−いくらでも小さくできる。

ここで、問題はコンデンサである。コンデンサは、容量
を満たすために電極の対向する面積を確保しなければな
らない。

コンデンサの容量″Ｃ”は、以下の式で表わされる。

Ｃ−ε。・　Ｅ、、　　　　　・・・・・・（１）ここ
で、ε。：真空の誘電率 （８，８５Ｘ１０　　　　Ｆ　・ロー　　）ε、：比誘
電率 Ｓ　：電極面積 ｔ　：誘電体厚さ この式から明らかなように、電極間距離（誘電体厚さ）
を小さくすれば電極面積を小さくできる。

しかし、誘電体の厚さには限界がある。プロセスに依存
するが、実用上は１０ｎｍ　（１００人）以下の膜を無
欠陥で作るのはたやすいことではない。

回路上、電源の平滑用としては最低０、μＦ（マイクロ
ファラッド）必要なので、一般的な誘電体である五酸化
タンタル（ｆｌ：約３０）を例にとり計算すると、１０
ｎｍの膜厚で２ｎｗｎ角の電極が必要になる。実際には
、歩留まりを考慮して、もっと厚い誘電体を作るので、
さらに、面積は増える。これだけの面積を、ＩＣ１個に
つき確保すると、実装面積に大きな影響を与える。

そこで、本発明では、面積を必要とするコンデンサをＩ
Ｃチップ下部のデッドスペースに配置し。

比較的面積を必要としないが接続数の多い抵抗を周囲に
配置する構造としである。この構造では、全体の高さが
若干大きくなるが、それは僅かであり、配線基板を削る
等の対応でこの僅かの増加を食い止めることも可能であ
る。しかも、ワイヤボンディングのための周囲スペース
を利用して抵抗を配置しているので面積増がないことが
特徴である。

（以下余白） ［実施例］ 以下、本発明を、実施例により、さらに具体的に説明す
る。なお、本発明はこれら実施例に限定されない。

本発明の実施例１から９を、第１図乃至第１３図に従っ
て説明する。

（実施例１） 本発明の第１の実施例について、第１Ａ図〜第１Ｃ図を
参照して説明する。

第１Ａ図は、本発明の第１の実施例の断面構造の一部を
模式的に示す断面図である。

本実施例の複合型集積回路装置は、配線基板９上に接着
Ｍ７を介して抵抗コンデンサ素子４を装着し、その上に
接着Ｍ３を介してＩＣチップ１を装着して構成される。

配線基板９は、ガラスエポキシ樹脂等の絶縁材料により
構成され、その表面には、配線８が設けられている。こ
の配線８は、搭載されるＩＣチップ１と、配線基板９内
または外の他の回路との接続を行なうためのもので、そ
の一端８ａ、すなわち、抵抗コンデンサ素子４と隣接す
る側の端部に、ボンディングワイヤ２の一端が接続され
る。

抵抗コンデンサ素子４は、シリコン等の半導体または絶
縁体を用いて形成され、コンデンサ５と抵抗６とが設け
られている。これらは、後述する実施例において用いら
れるプロセスにより形成することができる。本実施例で
は、コンデンサ５をＩＣチップ１の下部のデッドスペー
ス領域に配置し、抵抗をその外側の領域に配置しである
。

ＩＣチップ１は、例えば、シリコン等の半導体に、トラ
ンジスタ等の能動素子や、抵抗等の受動素子が集積化さ
れて設けられる。

このＩＣＣチップ材、抵抗６と、コンデンサ５と、配線
８とは、それぞれボンディングワイヤ２を用いて必要な
接続がなされる。

本実施例は、ＩＣＣチップ材下部のデッドスペースにコ
ンデンサ５が配置される。このため、面積の大きいコン
デンサ５がＩＣチップ１の面積とほぼ重なるため、コン
デンサ５を配置するための、配線基板９の必要面積の増
分を小さくすることができる。

また、面積をそれほど要しない抵抗６がコンデンサ５の
周囲に配置される。ところで、ＩＣＣチップ材、これを
囲む配線８の先端８ａとの間は、ＩＣチップ１の配置す
れの吸収、ワイヤボンデインクを行なうための空間確保
等のため、ある程度の余裕がデッＩ〜スペースとしてと
っである。また、抵抗６は、薄膜技術により非常に小さ
く形成できる。このため、コンデンサ５の周囲、すなわ
ち、ＩＣチップ１の周囲に食み出して抵抗６が配置され
ても、これによっては、抵抗コンデンサ素子４の外周は
、それほど大きくならない。従って、抵抗コンデンサ素
子４は、ＩＣＣチップ材よびその周囲のデッドスペース
からなる領域内に収まって配置される。

このように、本実施例の抵抗コンデンサ素子を搭載した
場合に、搭載前に比へて、ＩＣ１周辺の配線を含めた全
体で、実質的に体積増加を食い止めることができる。

この点について、上記実施例の変形例を用いてさらに詳
細に説明する。

第１Ｂ図は、従来の集積回路装置におけるＩＣチップの
搭載状態を模式的に示す平面図、第１Ｃ図は本発明の複
合型集積回路装置の一実施例におけるＩＣチップの搭載
状態を模式的に示す平面図である。

第１、３図に示す従来の装置は、配線基板１．０１上に
設けられた配線１０２、ＩＣチップ１０３およびボンデ
ィングワイヤ１０４で成り立っている。

なお、破線で囲んだ領域は、チップのダイボンディング
のためのデシ１〜スペース１０５である。デッドスペー
ス１０５の大きさは、ダイボンディング時の位置合わせ
精度や、基板の加工精度で決まる。

第１Ｃ図に示す本発明の実施例の装置は、配線基板１０
上上に設けられた配線１０２、ＩＣチップ１０３、ボン
ディングワイヤ１０４および抵抗コンデンサ素子１０６
を備えている。なお、破線で囲んだ領域は、チップのダ
イボンディングのためのデッドスペース１０５である。

第１Ｂ図と第１Ｃ図とを比較すれば明らかなように、本
実施例は、ＩＣチップ］０３の周囲のデッドスペース５
を従来のデッドスペース５と同様の寸法とすることがで
きる。抵抗コンデンサ素子１、０６は、ＩＣチップ１０
３より大きいが、そのほとんどの部分がＩＣチップ１０
３の下部に隠れるために、ＩＣチップ１０３からの輪郭
の膨らみをごく僅かにとどめることができるためである
。

また、この僅かの輪郭の膨らみが、そのままデッＩ〜ス
ペース１０５の輪郭の膨らみにつながる場合でも、膨ら
み分を配線１０２の領域で充分吸収することが可能であ
る。その結果、配線基板１０１の面方向の面積増加を全
体として食い止めることができる。

厚さ方向については、ワイヤボンディングのループ高さ
を制限すること、または、ＩＣチップ下部の配線基板を
削ることで、高さの増加を抑えることが可能である。従
って、全体として、抵抗コンデンサ素子１．０６の追加
搭載による実装体積の増加を食い止めることができる。

この構造では、ＩＣチップ１０３から出ている抵抗コン
デンサ素子１０６の縁の部分が少ないので、ＩＣチップ
１０３と抵抗コンデンサ素子１０６とのワイヤボンディ
ングが難しいように思われる。しかし、この問題は、配
線基板１．０１１でなく、抵抗コンデンサ素子１０６を
チップ状に分割する前のウェハ状態で抵抗コンデンサ素
子１０６上にＩＣチップ１０３を搭載して、ボンディン
グワイヤ１０８を用いてワイヤボンディングを予め施す
ことで解決できる。すなわち、１．Ｃチップ１０３と抵
抗コンデンサ素子１０６とが一体に接着され、しかも、
お互いがワイヤボンディングで電気的に接続されたーっ
の部品として配線基板１０１上に搭載されることになる
。

配線基板１０１上でのワイヤボンディングは、２種類、
すなわち、配線基板１０１と抵抗コンデンサ素子１０６
を結ぶボンディング（ボンディングワイヤ１０７）およ
び配線基板１０１とＩＣチップ１０３を直接結ぶボンデ
ィング（ボンディングワイヤ１０９）である。

（実施例２） 本発明の第２の実施例を第２図および第３図に従って説
明する。

第２図は、本発明の第２の実施例の断面構造を模式的に
示す断面図、第３図は第２の実施例の製造工程図である
。

第２図において、符号１０はＩＣチップ、１１は接着層
、１２は表面保護層、１３は抵抗電極、１４は抵抗体、
１５は絶縁層、１６はコンデンサ上部電極、１７は誘電
体、１８はコンデンサ下部電極、１９は絶縁層、２０は
シリコン基板、２１は接着層、２２は配線基板、２３は
抵抗コンデンサ素子、２４はバイアホール、２５はバイ
アホールを各々意味する。なお、第２図では、抵抗コン
デンサ素子２３の内部を詳しく表示し、配線基板２２上
の配線およびボンディングワイヤを省略しである。

本実施例は、配線基板２２上に接着層２１を用いて抵抗
コンデンサ素子２３を、その上にＩＣチップ１０を接着
層１１を用いてそれぞれ装着してある。本実施例のＩＣ
チップ１０は、３ｍ角、抵抗コンデンサ素子２３は、５
ＩＩＩＩ＋角である。

このＩＣチップ１０には、能動素子および受動素子が複
数個集積化して設けられている。なお、以下の実施例に
おいて用いられるＩＣチップも。

特に、説明しない限り同様に構成される。

また、抵抗コンデンサ素子２３には、シリコン基板２０
に、絶縁層１９を設け、この上に、コンデンサ下部電極
１８、誘電体１７およびコンデンサ上部電極１Ｇを設け
てコンデンサを形成しである。また、このコンデンサ上
部電極１６上に絶縁［１５を設け、このｆｆ！Ａｎ層１
５上の一部の領域に、抵抗体１４および抵抗電極１３が
設けられている。

上記コンデンサには、バイアホール２４および２５が設
けられ、外部との接続を可能としである。

また、抵抗コンデンサ素子２３の上面には、上記バイア
ホール２４．、２５および抵抗電極１３が設けられてい
る部分を除いた領域に表面保護層１２が設けられている
。そして、この表面保護層１２上にＩＣチップ１０が装
着される。この場合、ＩＣチップ１０は、上記バイアホ
ール２４，２５および抵抗電極１３を覆わないように位
置決めして置かれる。

本実施例では、コンデンサが抵抗コンデンサ素子２３の
全面に配置されているため、ＩＣチップの大きさに容量
が直接影響されない。従って、比較的小さいＩＣチップ
１０であるが、０、μＦの容量を確保できている。

抵抗体１４を構成する抵抗薄膜は、Ｃｒ−Ｓｉ系の抵抗
体であって、クロム４８重量％、シリコン５２重量％の
材料を用い、膜厚を０．０１μ■１としである。シート
抵抗は、約１にΩである。

また、シリコンウェハ（単結晶シリコン板）を基板とし
て用いた抵抗コンデンサ素子２３の厚さは、０　、　３
ｍｎであり、ボンディングワイヤ（図示せず）のループ
高さを低くするという対策で、ＩＣチップ１０と抵抗コ
ンデンサ素子２３を合わせた全体の高さを抵抗コンデン
サ素子２３を使用しない従来のものと同等に抑えること
ができる。

本実施例の製造手順について、第３図をも参照して説明
する。

（ａ）シリコン基板２０の表面を酸化し、厚さ約１．５
μｍの絶縁層１９を形成する。

（ｂ）　アルミニウムの全面蒸着て、厚さ約２μｍ１１
のコンデンサ下部電極］−８を成膜する。

（ｃ）厚さ約０．０５μｍ１１の五酸化タンタルの誘電
体１７を形成する。この五酸化タンタルの層は、次のよ
うにして形成する。

（ｃ　−１，）　　タンタルのアルコキシドを加水分解
し、ゾル状になった物質をスピンナで塗布する。１回の
塗布で、約０．０１７Ｌｍの五酸化タンタルの薄層が形
成される。

（ｃ−２）　Ｊ上記（ｃ−］）の工程を５回繰り返す。

（ｄ）　アルミニウムの全面蒸着で、コンデンサ上部電
極１６（厚さ約２μＩｎ）を成膜する。

（ｅ）化学的気相成長（ＣＶＤ）法により、厚さ約２μ
Ｉｌｌの酸化シリコンによる絶縁層１５を成膜する。

（ｆ）　スパッタリングにより、厚さ約０，０１μｍ１
１のクロム−シリコン薄膜を成膜する。

（ｇ）上記（ｆ）に連続して、アルミニウムを約２７２
　Ｉ１１成膜する・ （ｈ）　　レジスＩ〜膜をマスクとして、表面のアルミ
ニウムをりん酸系のエツチング液で除去し、パターン形
成をする。

（１）レジスＩ−膜をマスクとして、表面のクロムシリ
コン薄膜をイオンミリングでパターニングする。この時
点で、抵抗体」４および抵抗電極１３のパターンか形成
される。

（ｊ）化学的気イ・［１成長（ｃｖＤ）法により、厚さ
約２μｍの酸化シリコンによる表面保護層１２を成膜す
る。

（ｋ）　　レジス１へ膜をマスクとして、弗酸系のエツ
チング液で表面保護膜１２と、絶縁層］５をエツチング
し、バイアホール２５を形成する。

（Ｑ）　　レジス［〜膜をマスクとして、りん酸系のエ
ツチング液でコンデンサ上部電極１６をエツチングし、
さらに、イオンミリングで誘電体１７をエツチングして
、バイアホール２４を形成する。

（ｍ）以」二の工程を経て製作された抵抗コンデンす素
子２３を、エポキシ系の接着剤で配線基板２２上に固定
し、さらに、同じくエポキシ系の接着剤でＩＣチップ１
０を抵抗コンデンサ素子２３上に接着する。最後に、Ｉ
Ｃチップ１０と抵抗電極１３とバイアホール２４．２５
内のコンデンサ上部電極１６および下部電極１８との間
、また、これらと配線基板２２のボンディングエリアと
の間を接続するため１図示しないボンディングワイヤで
ワイヤボンディングを行なって、本実施例の複合型集積
回路装置が完成する。

本実施例の最大の特徴は、コンデンサが抵抗コンデンサ
素子２３の全面に形成されていることである。そのため
、同一の寸法では、最大の容量を得ることができる。

本実施例は、シリコン基板２０について、通常のＩＣの
製造プロセスを流用できるので、プロセス上有利である
。しかも、シリコン基板２０と、ＩＣチップ１０の材質
が等しいので、ＩＣチップのサイズが大きくなっても、
熱膨張係数差による信頼性の低下を心配する必要がない
。

五酸化タンタルの薄膜の製法には、一般的なものの一つ
としてスパッタリング法がある。本実施例では、スパッ
タリングではなくゾルゲル法を採用している。本実施例
で採用したツルゲル法は、大面積に容易に対応でき、真
空にする必要がないので、処理能力が高く、しかも、電
気特性がスパッタリング法によるものと同等以上の膜質
が得られており、有効な生産手段である。

本実施例は、抵抗体１４としてクロム−シリコンの合金
を使用している。これは、比抵抗が高く抵抗値の調整範
囲が大きいためである。比抵抗は小さいが、ニッケルー
クロムや、窒化タンタルといった、一般的によく使わＪ
している材料を用いてもよい。

本実施例では、抵抗を抵抗コンデンサ素子２３の片側の
みに配置したが、もちろん、両側（さらには、四方）に
配置してもよい。目的により配置を選択することができ
る。

（実施例３） 本発明の第３の実施例について第４図から第６図に従っ
て説明する。

第４図は、本発明の第３の実施例の断面構造を模式的に
示す断面図、第５図は第３の実施例の製造工程図、第６
図は第３の実施例の製造工程の一部を示す説明図である
。

符号２６はＩＣチップ、２７は接着層、２８は表面保護
層、２９抵抗電極、３０は抵抗体、３１は抵抗電極、３
２は抵抗体、３３はバイアホール、３４はコンデンサ上
部電極、３５はバイアホール、３６は誘電体、３７はコ
ンデンサ下部電極、３８は絶縁層、３９はシリコン基板
、４０は接着層、４１は配線基板、４２は抵抗コンデン
サ素子を意味する。なお、第４図に示す実施例では第１
図と同じく、抵抗コンデンサ素子４２の内部を詳しく表
示し、配線基板４１上の配線およびボンディングワイヤ
を省略しである。また、配線およびワイヤボンディング
は、例えば、上述した第１Ｃ図に示すように行なうこと
ができる。

本実施例は、配線基板４１上に接着層４ｏを用いて抵抗
コンデンサ素子４２を、その上にＩＣチップ２６を接着
層２７を用いてそれぞれ装着しである。本実施例のＩＣ
チップ２６は、３ｎｗｎ角、抵抗コンデンサ素子４２は
５ｍ角である。

抵抗コンデンサ素子４２は、シリコン基板３９に、絶縁
層３８を設け、この上に、コンデンサ下部電極３７と、
誘電体３６と、抵抗体３０および抵抗電極２９からなる
コンデンサ上部電極３４とを有して構成されるコンデン
サ、ならびに、上記誘電体３６上に、抵抗体３２および
抵抗電極３１からなる抵抗が設けられる。

これらの上には、表面保護Ｍ２Ｂが設けられると共に、
上記抵抗電極３１．３３およびコンデンサ下部電極３７
に対する接続用のバイアホールが設けられる。この表面
保護層２８上にＩＣチップ２６が搭載される。この場合
、ＩＣチップ２６は、上述したように、抵抗コンデンサ
素子４２のコンデンサ領域の上に配置される。

本実施例では、コンデンサの実効面積（コンデンサ上部
電極の面積に相当）がほぼＩＣチップ２６と同じであり
、五酸化タンタルでは容量の確保が困難であるので、比
誘電率の高いバリウム・鉛・ネオジウム・チタンの複合
酸化物（ＢａＯ−ＰｂＯ・Ｎｄ、０３・４ＴｉＯ，）を
用いている。比誘電率が約９０と、五酸化タンタルの約
３倍あるので、面積の小さい分を補い、０、μＦの容量
を確保できる。抵抗体３０および３２を構成する抵抗薄
膜は、最も安定性が高いと称せられている窒化タンタル
を用い、膜厚を０．０１μｍとしである。シート抵抗は
、約１００Ωである。

本実施例の製造手順について、第５図に従って説明する
。

（ａ）シリコン基板３９の表面を酸化し、厚さ約１．５
μｎ１の＃！縁層３８を形成する。

（ｂ）　アルミニウムの全面蒸着で厚さ約２μｍのコン
デンサ下部電極３７を成膜する。

（ｃ）厚さ約０．０５μｍのバリウム・鉛・ネオジウム
・チタンの複合酸化物（ＢａＯ−ＰｂＯ−Ｎｄ２０゜４
ＴｉＯ□）の誘電体３６を形成する。

なお、詳しい工程は、後述する。

（ｄ）　スパッタリングにより、厚さ約０．０１μｍの
窒化タンタル薄膜を成膜する。

（ｅ）上記（ｄ）工程に連続して、アルミニウムを約２
７ｔｍ成膜する。

（ｆ）　　レジスト膜をマスクとして、表面のアルミニ
ウムをりん酸系のエツチング液で除去し、パターン形成
をする。

（ｇ）　　レジスト膜をマスクとして、表面の窒化タン
タル薄膜をイオンミリングでパターニングする。

この時点で、抵抗体３２および抵抗電極３１のパターン
が形成される。

（ｈ）化学的気相成長法により、厚さ約２μｍの酸化シ
リコンによる表面保護層２８を成膜する。

（ｉ）　　レジスト膜をマスクとして、弗酸系のエツチ
ング液で表面保護層２８をエツチングし、バイアホール
３３を形成する。

（ｊ）　　レジスト膜をマスクとして、イオンミリング
で誘電体３６をエツチングして、バイアホール３５を形
成する。

（ｋ）以上、でき上がった抵抗コンデンサ素子４２をエ
ポキシ系の接着剤で配線基板４１上に固定し、さらに、
同じくエポキシ系の接着剤でＩＣデツプ２６を抵抗コン
デンサ素子／ｌＩ２上に接着し、最後に、ワイヤボンデ
ィングして、本実施例が完成する。

次に、バリウム・鉛・ネオジウム・チタンの複合酸化物
（ＢａＯ−ＰｂＯ・Ｎｄ２Ｏ３・４Ｔｊ０２）の製造プ
ロセスの一例について、第６図に基づいて述へる。

■還流管付間ソ］」フラスコ（５００ｍＱ用）にバリウ
ム（Ｂａ）　１．３７ｇ　（０，０１ｍｏ＋）とイソプ
ロピルアルコール（ｊ−Ｃ，Ｉｆ、０１ｌ）　８０ｍ　
Ｑを入れ、オイルバスを用い、窒素中８０℃で３０分間
還流する。溶液中では、バリウムのアルコキシドが形成
されている。

■　この四ツ１］フラスコに、チタンのアルコキシド（
Ｔｉ　（ＱＣ３Ｈ□）４）　１．　］、、３ｇ　（０，
０４＋ｎｏｌ−）をイソプロピルアルコール（ｉ−Ｃ，
１１，０１１）　１．００ｍ　Ｑに溶解した溶液、鉛の
アルコキシド（Ｐｉ）　（ＯＣ３Ｈ７）２）３．２５ｇ
　（０，０］、ｍｏｌ）をイソプロピルアルコール（ｊ
−Ｃ３１１７０１＋）　５０ｍＱに溶解した溶液、およ
び、硝酸ネオジウム（Ｎｄ　（Ｎｏ、　Ｌ・５１１□Ｏ
）４．２０ｇ（０、０１，ｍｏｌ−）を、イソプＩ］　
ヒ）Ｉ）７）ＩＪコ−）Ｌｉ　（ｊＣ３ＩＩ７０１１）
　５０　＋ｎ　Ｑ、に溶解し、窒素中、８０°Ｃで３０
分間反応させた溶液（Ｎｄ（ＯＣ３１１７）３）をそれ
ぞれ滴下ロー１へに入れ、装着する。

■Ｔ］、　（ＱＣ，Ｈ□）４、Ｐｂ　（ＱＣｊＨ７）ｚ
およびＮｄ　（ＱＣ，１１，）。

の溶液を、同時に１時間かけて滴下する。滴下後、反応
溶液を８０°Ｃに保ち２時間撹拌する。

■水（Ｉｆ２０）　］、、２６ｇ　（０，０７＋＋１ｏ
１）および酢酸（ＣＩｌ、Ｃｏ○Ｉｆ）　６ｇ　（０、
１ｍｏｌ、）をイソプロピルアルコール（ｊ−Ｃ，１１
，，０ｆｆ）　３０ｍ　Ｑに溶解した溶液を、滴下ロー
１・を用い３０分間かけて滴下する。

■この反応溶液を８０℃で２時間撹拌した後、還流管を
リービッヒ冷却管等に取り替え、減圧蒸留できる装置と
する。

（Φ　この装置を用い、反応媒体であるイソプロピルア
ルコール（］−Ｃ３１１□０１１）を蒸留除去し、反応
溶液を１００　ｍ　Ｑまで濃縮する。

■この濃縮溶液をスピンナを用い、塗布する。

なお、１回の塗布で約０．０１μｍの膜厚が得られる。

完全な連続膜にするため、本実施例では塗布回数を５回
としである。

■空気中４００℃で１時間熱処理し、ＢａＯ・ｐｂｏ・
Ｎｄ２Ｏ３・４Ｔ１０□の薄膜が完成する。

本実施例のような複合酸化物は、蒸着やスパッタリング
といった通常の薄膜形成方法で形成することが難しい。

その理由は、目的とする構造および組成を基板上で実現
することが難しいことによる。

例えば、目的組成（ＢａＯ・ＰｂＯ−Ｎｄ２Ｏ３・４Ｔ
ｊＯ２）のターゲラ１〜によるスパッタリングでは、ス
パッタリングによるエネルギで複合酸化物の結合が外れ
、基板上には、組成は近似しているが、構造の全く異な
る物質が形成される。

また、目的組成をるつぼに入れて蒸着、または、エレク
トロブレーティングをしようとすると、蒸発する際に、
スパッタリングと同じように構造が破壊される。さらに
、構成物間の蒸気圧の差によって蒸気圧の低いものが選
択的に堆積する結果、組成までずれる。

組成をずらさないようにするには、複数の蒸発源から構
成物を別々に蒸発させる方法がある。この場合、基板」
−で複合酸化物になる保証がない。

また、真空雰囲気は、還元性を持っており、スパッタリ
ングでも、純粋のアルゴンでなく、酸素を混入したガス
雰囲気で行なう必要があるが、この酸素の作用は消極的
、すなわち、ターゲット中の酸素の離脱を抑えるという
ものである。

その点、イオンミキシング法で、スパッタリンク、ある
いは、イオンビームスパッタリング、蒸着て粒子か基板
に飛来する途中の経路に酸素イオンを照射して、酸化を
促進する方法もある。この場合には、原料として酸化物
でなく、金属元素のままでもよく、蒸発のコントロール
はやりやすい。

しかし、この場合でも、基板」二の薄膜が目的の複合酸
化物になっている保証がない。

その点、本実施例の方法は、複合酸化物が分解するほど
の加熱工程を含まないので、比較的容易に複合酸化物の
薄膜を形成することができる。

本実施例の最大の特徴は、プロセスが第２の実施例より
簡略化されていることである。第２の実施例ではｍまで
あった工程が、本実施例ではｋになっている。逐次積層
の薄膜工程では、１工程毎に歩留まりが低下するので、
１工程でも少ない方が望ましい。本実施例では、コンデ
ンサの面積を犠牲にして工程を少なくする選択をしたも
のである。

なお、比誘電率の高い材料として、上記したものの他に
、例えば、ＢａＴｉ０．、Ｐｂ　（Ｚｒ、Ｔｉ）０３等
の酸化物強誘電体を用いることも可能である。

（以下余白） （実施例４） 本発明の第４の実施例を第７図および第８図に従って説
明する。

第７図は、本発明の第４の実施例の断面構造を模式的に
示す断面図、第８図は第４の実施例の製造工程の一部で
ある。

符号４３はＩＣチップ、４４は接着層、４５は表面保護
層、４６は抵抗電極、４７は抵抗体、４８はバイアホー
ル、４９はバイアホール、５゜は絶縁層、５１はコンデ
ンサ上部電極、５２は誘電体、５３はコンデンサ下部電
極、５４はガラス基板、５５は接着層、５６は配線基板
、５７は抵抗コンデンサ素子を意味する。なお、第７図
では、抵抗コンデンサ素子５７の内部を詳しく表示し、
配線基板５６上の配線およびボンディングワイヤを省略
しである。

本実施例は、配線基板５６に凹穴状に設けられた搭載部
５６ａに、接着層５５を用いて抵抗コンデンサ素子５７
を、その上に、接着［４４を用いてＩＣチップ４３をそ
れぞれ装着しである。本実−４３＝ 旅例のＩＣチップ４３は、３■角、抵抗コンデンサ素子
５７は５ｍ角である。

抵抗コンデンサ素子５７は、ガラス基板５４に、コンデ
ンサ下部電極５３、誘電体５２およびコンデンサ上部電
極５１を設けてコンデンサが形成される。また、このコ
ンデンサ上部電極５１上に絶縁層５０を設け、この絶縁
［５０上の一部の領域に、抵抗体４７および抵抗電極４
６が設けられる。

上記コンデンサには、バイアホール４８．４９が設けら
れ、外部との接続を行なう接続部が確保されている。

また、抵抗コンデンサ素子５７の上面には、第２実施例
と同様に、バイアホール４．８，４．９および抵抗電極
４６が設けられている部分を除いた領域に、表面保護層
４５が設けられている。そして、この表面保護層４５上
に、ＩＣチップ４３が装着される。この場合、ＩＣチッ
プ４３は、上記第２実施例の場合と同様に、接続部とな
るバイアホール４８，４９および抵抗電極４６を覆わな
いように配置される。

本実施例では、第２の実施例と同じく、コンデンサが抵
抗コンデンサ素子５７の全面に配置されているため、０
、μＦの容量を確保できている。

抵抗体４７を構成する抵抗薄膜は、上記第２の実施例と
同様に、クロム４８重量％、シリコン５２重量％の材料
を用い、膜厚を０．０１μｍとしである。シート抵抗は
、約１にΩである。

また、硼珪酸ガラスを基板として用いた抵抗コンデンサ
素子５７の厚さは、０．５ｍｍであり、ボンディングワ
イヤ（図示せず）のループ高さを低くする対策を施した
だけでは、ＩＣチップ４３までの全高を、抵抗コンデン
サ素子５７を使用しない従来のものと同等に抑えること
ができないので、配線基板５６の、抵抗コンデンサ素子
５７搭載部５６ａを０．２　ｍｍ削って凹状に設け、全
高を従来並みにしである。

基板として絶縁物のがラスを採用したので、シリコンの
ように表面を絶縁皮膜で蔽う工夫をする必要がないこと
が、本実施例の特徴といえる。

本実施例は、シリコンよりは耐熱性の乏しいガラスを採
用したので、上記第２、第３の実施例よりも熱処理温度
を低く抑えるために、誘電体の成膜方法を工夫しである
。以下に、五酸化タンタルによる誘電体膜の製法を第８
図に従って述へる。

なお、この成膜方法は、成膜と同時にパターン形成がで
きる点が、低温プロセスという点に加えての特徴である
。従って、上記第２の実施例より全体プロセスが簡略化
されている。しかし、他の部分が第２の実施例（第３図
）と同じであるので、ここでは省略する。

第８図は本発明を実施する五酸化タンタルの成膜装置の
一例を示す構成図である。

純空気等の雰囲気置換が可能なボックス６Ｇ内に、紫外
線ランプ等の光照射装置５８、特定波長の光を選択的に
取り出すことができるモノクロメータ５９、抵抗コンデ
ンサ素子６５を保持するための微動可能なステージ６３
、モノクロメータ５９で選択された波長の紫外線等を一
定時間照射するためのシャッター機構６７、ホトマスク
６８と抵抗コンデンサ素子６５とを位置合わせするため
の、自動あるいは手動によるパターン認識位置合わせ機
構（図示せず）を備えた、露光装置６９が、その中央に
配置されている。

また、左側には、ビー力６２内の反応溶液を抵抗コンデ
ンサ素子６５に薄く、均一に塗布するためのスピンナ６
０が配置されている。

さらに、右側には、抵抗コンデンサ素子６５」二の不要
な五酸化タンタル反応溶液を除去するための洗浄液を満
たしたビー力６４が、超音波振動装置６１上に配置され
ている。

次に、この装置による五酸化タンタルの成膜の一例につ
いて説明する。具体的には、次の手順により行なった。

■　タンタルエトキシドがエタノール１リツ１〜ル当た
り０　、５　ｍｏｌ、　（モル）含まれる溶液を作製し
た。この溶液２ｍＱ（ミリリットル）に水０．５ｍｏｌ
を１リッ＋−ルのエタノールに溶解した液８ｍＱと塩酸
０　、１．　ｍｏｌを１リツ１〜ルのエタノールに溶解
した液２　、５　ｍ　Ｑとを混合した。この混合溶液に
エタノール２　ｍ　Ｑを加えた溶液を作り、３ｍｊ１／
分の速度てビー力に滴下して透明な均一溶液を得た。

スピンナ６０を停止させた状態で、スピンナ６０」二の
抵抗コンデンサ素子６５のほぼ中央にこの混合溶液をビ
ー力６２から滴下した。次いで、抵抗コンデンサ素子６
５を載せたスピンナ６０を１分間約２０００回転で回転
させ、抵抗コンデンサ素子６５上に五酸化タンタル反応
溶液の均一な膜を形成した。

■抵抗コンデンサ素子６５を露光装置のステージ６３上
に移動し、パターン認識位置合わせ機構（図示せず）を
用いて、ホトマスク６８のパターンを抵抗コンデンサ素
子６５に合わせた。次に、モノクロメータ５９を調節し
て、タンタルエトキシ基の結合エネルギに対応する２５
４ｎｍの単色光を発生させ、シャッター機構６７を操作
して、光を３０分間照射した。その結果、ホＩ・マスク
６８の透明部分に対応する抵抗コンデンサ素子６５の部
分のみ、タンタルエトキシドの結合が破られ、エタノー
ルに不溶な物質となった。

■　エタノールを満たしたビー力６４内に抵抗コンデン
サ素子６５を浸漬し、超音波振動装置６１による振動で
、光反応をしなかった、不要なタンタルエトキシドを溶
解した。

■ホｌへマスク６８を露光装置６９から取り外し、モノ
クロメータ５９を調節して、取り出す波長を、純空気中
においてオゾンを発生させるための１８４ｎｍとした。

抵抗コンデンサ素子６５を再度ステージ６３上に移動し
、シャッター機構６７を操作して、光を約１０分間照射
した。その結果、パターンを形成した抵抗コンデンサ素
子６５上の薄膜は、０．０５μｍ厚の五酸化タンタルと
なった。

上記製法を用いて作製した五酸化タンタル薄膜中の残留
有機物量、化学量論組成比を、ＥＳＣＡを用いて測定し
た。その結果、光照射した膜は、有機物残留量４．Ｏａ
ｔｍ％、ＴａＯｘ組成比（０／Ｔａ）２、２であった。

一方、光照射しない膜では、有機物残留量１１．Ｏａｔ
ｍ％、ＴａＯｘ組成比（０／Ｔａ）１、６であった。光
照射した膜は、光照射しない膜に比較して、有機物残留
量て］　／　２．８、ＴａＯｘ組成比（０／Ｔａ）で１
．４倍の値を示し、有機物残留量の少ない化学量論比に
近い膜が得られた。光照射した膜と同様な有機物残留量
、ＴａＯｘ組成比（０／Ｔａ）の組成比の薄膜を得るに
は、光照射しない膜に対して４００℃以上の熱処理が必
要であった。

周知のように、五酸化タンタルは、弗酸でエツチングさ
れる。ところが、弗酸は、本実施例の五酸化タンタル薄
膜の下地であるアルミニウムおよび二酸化シリコンをも
エツチングする。従って、通常のエツチング技法では、
五酸化タンタルのパターンを、下地に影響を与えずに形
成することができない。本実施例では、選ばれた波長の
紫外線をタンタルエトキシドに照射するという巧妙な手
段で、兄事にパターン形成を実現した。しかも、−船釣
に必要となる感光性のエツチングレジストを使用するこ
となく、光照射のみでパターン形成を行なった点がさら
に効果を大きくしている。

（以下余白） （実施例５） 本発明の第５の実施例を第９図に従って説明する。

第９図は、本発明の第５の実施例の構成を模式的に示す
断面図である。

符号７２はＩＣチップ、７３は接着層、７４は表面保護
層、７５は抵抗電極、７６は抵抗体、７７はバイアホー
ル、７８は絶縁層、７９はコンデンサ上部電極、８０は
誘電体、８１は金属基板、８２は接着層、８３は配線基
板、８４は抵抗コンデンサ素子、８５は配線を意味する
。

本実施例は、配線基板８３上に接着層８２を用いて抵抗
コンデンサ素子８４を装着し、その上に接着層７３を用
いてｒｃチップ７２を装着しである。なお、配線基板８
３には配線８５が設けである。

抵抗コンデンサ素子８４は、金属基板８１に誘電体８０
を設け、この上に、コンデンサ上部電極７９を設けて構
成されるコンデンサと、上記コンデンサ上部電極７９上
に絶縁層７８を設け、この上に抵抗体７６および抵抗電
極７５を設けて構成される抵抗とを備えている。

これらの上には、表面保ｆｆＪ［７４が設けられる。

この表面保護層７４には、上記抵抗電極７５およびコン
デンサ上部電極７９に対する開口部が設けられ、これに
より、外部との接続を行なう接続部が確保される。

また、抵抗コンデンサ素子８４の上面には、　上記接続
部を除いた領域に、ＩＣチップ７２が搭載される。

なお、本実施例のＩＣチップ７２は、３　ｎｒｎ角、抵
抗コンデンサ素子８４は、５ｎｉｎ角である。

本実施例では、上記第２の実施例あるいは第４の実施例
と同じく、コンデンサが抵抗コンデンサ素子８４の全面
に配置されているため、０、μＦの容量を確保できてい
る。

抵抗体７６を構成する抵抗薄膜は、クロム４８重量％、
シリコン５２重量％の材料を用い、膜厚を０．０１μｍ
とした。シート抵抗は、約１にΩである。

また、金属を基板として用いた抵抗コンデンサ素子８４
の厚さは、０．３ｎｎであり、ボンディングワイヤ（図
示せず）のループ高さを低くする対策で、ＩＣチップ７
２までの全高を抵抗コンデンサ素子８４を使用しない従
来のものと同等に抑えることができる。

基板として金属を採用しているので、コンデンサの下部
電極を基板で代用することができる。その結果、構造が
簡単になっている。コンデンサの下部電極への給電は、
導電性の接着層８２を通じて配線基板８３上の配線８５
から行われる。もちろん、半導体であるシリコンを基板
としても同じ構成が可能であるが、比抵抗の小さい金属
の方が゛直流抵抗が小さく、コンデンサとして高性能で
ある。

また、金属は、一般に熱膨張係数がシリコンより大きい
。素子のオン・オフや、季節変動等による温度変化に対
して信頼性を高くするためには、シリコンの熱膨張に近
い金属を使うことが望ましい。本実施例では、熱膨張係
数の小さい４２重量％ニッケル含有の鉄合金とした。

（実施例６） 本発明の第６の実施例を第１０図に従って説明する。

第１０図は、本発明の第６の実施例の構成を模式的に示
す平面図である。

符号８６は抵抗コンデンサ素子、８７はＩＣチップ搭載
場所、８８はコンデンサ形成場所、８９はコンデンサー
に１部電極引き出し部、９０はコンデンサ下部電極引き
出し部、９１は抵抗Ａ、９２は抵抗Ｂ、９３は抵抗Ｃ１
９４は抵抗Ｄ、９５は抵抗Ｅ、９６は抵抗Ｉ？を意味す
る。

図では、コンデンサおよびｔ（杭の配置を主に説明する
ため、ＩＣチップおよび配線基板の表示を省略した。断
面構造は、上述した第２の実施例と同様である。従って
、コンデンサ形成場所８８は、抵抗コンデンサ素子８６
のほぼ全面に互っている（図では班点て表示した）。

また、コンデンサの電極には、コンデンサ上部電極引き
出し部８９およびコンデンサ下部電極弓き出し部９０と
してそれぞれ２箇所ずつ電極が配置されている。片方は
、配線基板と接続するため、また、片方は、ＩＣチップ
と接続するためである。

抵抗は、６種類、１０本形成されている。第１０図では
、抵抗体を班点入りで、抵抗電極を白抜きの正方形で表
示している。本実施例では、抵抗体と抵抗電極とで構成
されるものを抵抗として一括して呼ぶことにする。

抵抗Ａ９１は、６種類の中で最も面積を必要としない形
状で、抵抗体９１□ｌと抵抗型ｊｍ　９　ｌ　ｂとを有
し、］箇所に４木がまとまって配置されている。抵抗Ｂ
　９２は、抵抗体９２ａと抵抗電極９２１）とを有し、
抵抗Ａ、９１より細長く、抵抗値の高い抵抗である。さ
らに長い抵抗になると、抵抗Ｃ９３のように、抵抗体９
３ａがＩＣチップ搭載場所８７の下を通って、一対の抵
抗電極９３ｂがＩＣチップの反対側に位置するような形
態を採用することもてきる。もちろん、抵抗Ｄ９４のよ
うに、ＩＣチップ搭載場所８７の下を使わず、抵抗体９
４ａを折れ曲がりの形態で対応することも可能である。

さらに、高抵抗が必要な場合、抵抗Ｅ９５のように、抵
抗体９５ａがＩＣチップ搭載場所８７で折れ曲がる形態
とすることが、全体の実装密度向上に有利である。なぜ
ならば、ＩＣチップ搭載場所８７に抵抗９５ｂを配置す
ることがてきないからである。なお、低抵抗のものとし
ては、長さより幅が大きい抵抗体９６ａを有する抵抗■
？９６がある。

（実施例７） 本発明の第７の実施例を第１１図に従って説明する。

第１１図は、本発明の第７の実施例の構成を模式的に示
す平面図である。符号９７は抵抗コンデンサ素子、９８
はＩＣチップ搭載場所、９９はコンデンサ形成場所、１
００はコンデンサ上部電極引き出し部、１０１はコンデ
ンサ下部電極引き出し部、１０２は抵抗Ｇ、１０３は抵
抗１−１、０４は抵抗工、１０５は抵抗Ｊ、１０６は抵
抗Ｋを意味する。

図では、コンデンサおよび抵抗の配置を主に説明するた
め、ＩＣチップおよび配線基板の表示を省略した。断面
構造は、上述した第３の実施例と同様である。従って、
実施例６とは異なり、コンデンサ形成場所９９は、抵抗
コンデンサ素子９７の、抵抗形成領域外（図では班点で
表示した）となる。

また、コンデンサの電極には、コンデンサ」一部電極引
き出し部１００およびコンデンサ下部電極引き出し部」
０１としてそれぞれ２箇所ずつ電極が配置されている。

片方は、配線基板と接続するため、また、片方は、ＩＣ
チップと接続するためである。

抵抗は、５種類、６本形成されている。本実施例でも、
実施例６と同じく、第１１図において、抵抗体を班点入
りで、抵抗電極を白抜きの正方形で表示している。また
、抵抗体と抵抗電極とて構成されるものを抵抗として一
括して呼ぶことにする。

本実施例では、実施例６と異なり抵抗を配置する領域と
コンデンサ形成場所９９とを分離する必要があるため、
自ずから、抵抗の数が限定されることになる。特に要求
がなければ、第３の実施例で述べたように、コンデンサ
形成場所９９は、ＩＣチップ搭載場所９８を総て使い、
端子部のみ一部ＩＣチップ搭載場所９８からはみ出すの
が通常である。しかし、本実施例では、特に大きい抵抗
値（抵抗に１０６）と、小さい抵抗値（抵抗Ｈ１０３）
を両方必要としているので、必然的に抵抗がＩＣチップ
搭載場所９８に食い込んでいる。

この場合、第１１図に示すように、ＩＣチップ搭載場所
９８外部のコンデンサ形成場所９９を増すことで、コン
デンサの容量低下を最小限に食い止めることが可能にな
る。

以上述べた各実施例において、その構造と製法とは、特
に関連を持たない。すなわち、例えば、第２の実施例の
構造を、第３の実施例の製法で作製する、といった種々
の組み合わせが可能である。

次に、上述したような抵抗コンデンサ素子とＩＣチップ
とを用いて構成される混成集積回路装置の実施例につい
て第８実施例および第９実施例として説明する。

（実施例８） 第１２図は、本発明の第８の実施例の構成を模式的に示
す斜視図である。

本実施例は、３個の論理ＩＣを搭載した混成集積回路に
、本発明による抵抗コンデンサ素子を搭載したものであ
る。

本実施例は、プリント基板１１０上にＩＣチップ１１１
を３個搭載し、また、プリント基板１１０の両端には、
２．５４ミリのピッチで並んだピン１１４を配置しであ
る。なお、ピン列同士の間隔は１５．２４ミリである。

抵抗コンデンサ素子１１２には、図示していないが、各
ＩＣチップ１１１の電源と接地の間に挿入される０、１
マイクロフアラツドのコンデンサ１個と、各ＩＣの入出
力端子で必要とする２０オームから２０キロオームの抵
抗２０個が実装されている。

第１２図は製造の途中段階のものを示す。この後、硬化
性樹脂でピンを残してモールドし、外観的には、プリン
ト基板挿入用のプラスチック・パッケージとなる。ＩＣ
チップ１１１とプリント基６〇− 板１１０との配線は、ワイヤボンディングである。

プリント基板１１０と抵抗コンデンサ素子１１２を結ぶ
ボンディングワイヤ１１５、抵抗コンデンサ素子１１２
とＩＣチップ１１１を結ぶボンディングワイヤ１１６お
よびプリント基板１１０とＩＣチップ１１１を直接結ぶ
ボンディングワイヤ１１７の３種類がある。また、回路
の都合で、ＩＣチップ１１１の一辺は総てプリント基板
に直接接続される（ボンディングワイヤ１１７）ので、
抵抗コンデンサ素子１１２の一辺がＩＣチップ１１１か
らはみ出さない（端部が揃った）構造になっている。

本実施例はマルチチップ半導体装置であるから、当然、
配線１１３には、ピン１１４と直接接続する外部接続配
線１１８だけではなく、ＩＣチップ１１１同士を接続す
る内部接続配線１１９がある。

しかし、抵抗コンデンサ素子１１２の搭載によって、も
う一種の配線、即ち、ＩＣチップと周辺の抵抗やコンデ
ンサとを結ぶための内部接続配線が不要になり、その結
果、プリン１〜基板１１０の表面のみの配線（片面配線
）でまかなえる。

論理ＩＣには、周辺回路としてＩＣＩチップ当たり１個
のコンデンサと複数個の抵抗が必要である。特に、本実
施例の回路のように、チップ当たり２０個と多くの抵抗
が必要である場合、従来の技術では、第１２図に示した
プリント基板１１０表面には、チップ抵抗、チップコン
デンサ等の部品および配線が、また、裏面には表面では
まかないきれない配線が隙間なく配置されることになる
。

本実施例では、従来構造と同一寸法のプリント基板に抵
抗コンデンサ素子を搭載したものである。

ＩＣチップ１１１の下に抵抗コンデンサ素子１１２が、
それぞれ１個ずつ配置されている。その結果、ＩＣチッ
プ周りに配置されていた抵抗およびコンデンサの個別部
品およびプリント基板１１０の裏面の配線を無くすこと
ができる。

もちろん、プリント基板に両面配線を施すことで、ＩＣ
チップ１１１の間隔を詰めてプリント基板１００を約半
分の大きさにすることは可能である。また、プリント基
板の大きさを小さくしなければ、ＩＣチップを２倍の６
個搭載することも可能である。この場合も、プリンＩ・
基板に両面配線を施せばよい。

第１３図は、本発明の第９の実施例の構成を模式的に示
す斜視図である。

本実施例は、工Ｃチップとして４メガビットのダイナミ
ックＲＡＭチップを４個搭載し、合計２メガバイ１への
容量にしたメモリカー１〜である。

プリンＩ・基板１２０の表面には、ＩＣチップ１２］が
４個搭載されている。ＴＣチップ１２］とプリン１一基
板］２０の間には、１チツプ当たり１個の抵抗コンデン
サ素子１２２が挿入されている。抵抗コンデンサ素子１
２２には、各ＩＣチップ１２１の電源と接地の間に挿入
される０、１マイクロフアラツドのコンデンサ１個と、
各ＩＣの入出力端子（データ端子および７１〜レス端子
）で必要とする５０オームから５キロオームの抵抗２２
個が実装されている。プリン１〜基板１２０と抵抗コン
デンサ素子１２２とＩＣチップ１２１とは、ホンディン
グワイヤ１２３，１２４を用いて接続する。

本実施例でも先の実施例と同じく、チップコンデンサや
チップ抵抗が不要であるため、実装構造が単純になって
いる。先の実施例と異なり、本実施例ではプリント基板
１２０の寸法を抵抗コンデンサ素子１２２の搭載に合わ
せて小さくしたので、高密度実装を実現している。

メモリカードは、通常はスタティックＲＡＭを使用し、
ボタン型の電池を内蔵してメモリ内容が消えないように
工夫される。これに対し、本実施例は、ＯＡ機器に取り
伺けて内部のメモリ不足を補うためのものであり、電源
は機器本体から供給される。このような事情から、標準
的なメモリカー１〜の寸法に合わせる必要がないので、
少し小さく、４３Ｘ２７Ｘ３．３ミリとしである。通常
のメモリカードと同しく、外部との接続は、プリンＩ・
基板１２０の端部に設けられた外部接続端子１２５によ
っている。

本実施例のＩＣチップ］２１は、メモリチップであるた
め、ボンティングパッドが少なく、通常、図− その長辺側のみにポンディングパッドが設けられている
。そこで、本実施例の抵抗コンデンサ素子１２２は、そ
の短辺側ではＩＣチップ１２１の短辺の位置からはみ出
さないようにして、最大の実装密度が得られるようにし
である。

また、本実施例は、配線を高密度に配置するため、両面
配線を採用し、チップセレクト用の配線１２７のみ表面
で、アドレスとデータ用の配線（これらは、各ＩＣチッ
プ１２１で共通であり、並列接続される）は、裏面にな
っている。第１３図では、裏面配線および表裏間を結ぶ
ためのスルーホール配線を図示していないが、表面に現
れるスルーホール端１２８を図示しである。

本実施例も、内部が見えるように、製造の途中段階の図
を示しである。この後、外部接続端子１２５を残して熱
硬化性樹脂でモールドし、メモリカードが完成される。

特に、メモリチップのように機能の単純なチップでは、
本実施例で示すように、各ＩＣで必要な周辺回路を各Ｉ
Ｃに付属させであると、機能の増減、すなわち、ＩＣチ
ップの増減が極く簡単に行える。従って、大幅な設計変
更をせずに、４メガバイＩ・および８メガバイトのカー
ドも併せて製造することができる。なお、８メガバイト
の製品は、例えば、標準的なメモリカードの寸法（８６
×５４−Ｘ３．３ミリ）となっている。

また、従来例では、周辺回路の配置を実装規模に応じて
設計し直す必要があったために、製品のシリーズ化に工
数を要したが、本実施例では、−Ｆ−述したように、Ｉ
Ｃチップの増減が簡単に行なえるので、製品のシリーズ
化が容易である。

このような特徴は、仕様に合わせて記憶容量が適宜設け
られるメモリカー１・等に好都合である。

上記各実施例における抵抗コンデンサ素子は、基板上に
コンデンサが設けられ、その上部の層に抵抗が設けられ
る構造となっているが、本発明は、これに限定されない
。例えば、抵抗の層の−ににコンデンサの層が配置され
てもよい。

また、上記実施例では、１の抵抗コンデンサ素子上に２
以」−のＩＣチップが搭載される構成としてもよい。

［発明の効果］ 本発明によれば、ＩＣにも配線基板にも実質的に変更を
加えず、しかも、実装体積を実質的にほとんど増加させ
ずに、ＩＣチップで必要とする抵抗と満足な容量のコン
デンサをＩＣチップ毎に確保することができる。

【図面の簡単な説明】

第１Ａ図は本発明の第１の実施例の断面構造の一部を模
式的に示す断面図、第１Ｂ図は従来の集積回路装置にお
けるＩＣチップの搭載状態を模式的に示す平面図、第１
Ｃ図は本発明の複合型集積回路装置の一実施例における
ＩＣチップの搭載状態を模式的に示す平面図、第２図は
本発明による第２の実施例の断面構造を模式的に示す断
面図、第３図は本発明の第２の実施例の製造工程を示す
説明図、第４図は本発明の第３の実施例の断面構造を模
式的に示す断面図、第５図および第６図は第３の実施例
の製造工程の一例を示す説明図、第７図は本発明の第４
の実施例の断面構造を模式的に示す断面図、第８図は本
発明の第４の実施例の製造工程の一部を示す説明図、第
９図は本発明の第５の実施例の断面構造を模式的に示す
断面図、第１０図は本発明の第６の実施例の平面構造を
模式的に示す平面図、第１１図は本発明の第７の実施例
の平面構造を模式的に示す平面図、第１２図は本発明の
第８の実施例の構成を模式的に示す斜視図、第１３図は
本発明の第９の実施例の構成を模式的に示す斜視図であ
る。 １、０，２６，４３，７２，１０３，１１１゜１２１−
　Ｉ　Ｃチップ、２　、１０　／１．　、１０７　、１
．０８　。 １０９−、１５，１１６，１１７，１２３，１２４ボン
デイングワイヤ、３，７，１１，２１，２７゜４０．４
４，５５，７３・・・接着層、４．２３゜４２．５７，
６５，８４，８６，９７，１０６゜１１２、２２・・・
抵抗コンデンサ素子、５・・・コンデンサ、６・・・抵
抗、ｓ、８５，１０２，１１３配線、９，２２．４１，
５６，８３，１０１・・・配線基板、１２．２８，４５
．７４・・・表面保護層、１３．２９，４．６．７５・
・抵抗電極、１４，３０゜＝６７− ３２．４７．、−７６・・・抵抗体、１５、９．３８゜
５０．７８・・・絶縁層、１６，３４，５］、、７９・
コンデンサ上部電極、１７，３６，５２．８０誘電体、
１８，３７．５３・・・コンデンサ下部電極、２０．３
９・・シリコン基板、５４・・ガラス基板、８１・・・
金属基板、８２・・・接着層、１０５・・・デッドスペ
ース、１１０，１２０・・・プリント基板、１０４・・
ピン。

Claims (1)

1. 【特許請求の範囲】 １、能動素子および受動素子を含む集積回路素子と、こ
   れを支持すると共に外部回路との接続を行なう配線基板
   と、上記集積回路素子と配線基板との間に配置され、１
   以上の抵抗およびコンデンサを有する抵抗コンデンサ素
   子とを備え、上記抵抗コンデンサ素子は、その上に配置
   される集積回路素子より大きな面積を有し、集積回路素
   子搭載領域に、コンデンサの少なくとも一部が設けられ
   ることを特徴とする複合型集積回路装置。 ２、上記抵抗コンデンサ素子は、基板を有し、この基板
   に、コンデンサ形成部および抵抗形成部を設けて構成さ
   れる請求項１記載の複合型集積回路装置。 ３、コンデンサ形成部は、抵抗コンデンサ素子の面に全
   体に渡って層状に設けられるものである請求項２記載の
   複合型集積回路装置。 ４、上記基板として、シリコンを用いた請求項２記載の
   複合型集積回路装置。 ５、上記基板として、ガラスを用いた請求項２記載の複
   合型集積回路装置。 ６、上記基板として、金属を用いた請求項２記載の複合
   型集積回路装置。 ７、上記抵抗コンデンサ素子は、シリコン基板上に絶縁
   層を設け、この上に、コンデンサ下部電極、誘電体およ
   びコンデンサ上部電極を設けると共に、コンデンサ上部
   電極の上に絶縁層を設け、この上に、抵抗体および抵抗
   電極を設け、さらに、抵抗およびコンデンサの、外部と
   の接続を行なう接続部を残して、上面を表面保護層によ
   り覆って形成され、 この抵抗コンデンサ素子の上記表面保護層の上に、上記
   集積回路素子が搭載されることを特徴とする請求項４記
   載の複合型集積回路装置。 ８、誘電体として、五酸化タンタルを用いた請求項７記
   載の複合型集積回路装置。 ９．コンデンサ上部電極が、上記抵抗体および抵抗電極
   と同じ膜により形成されるものである請求項７記載の複
   合型集積回路装置。 １０、誘電体が、バリウム、鉛、ジルコニウム、ネオジ
   ウム、チタン、タングステンの一群から選ばれる少なく
   とも２種の元素についての複合酸化物を成分として含む
   ものである請求項９記載の複合型集積回路装置。 １１、上記抵抗コンデンサ素子は、ガラス基板上に、コ
   ンデンサ下部電極、誘電体およびコンデンサ上部電極を
   設けると共に、コンデンサ上部電極の上に絶縁層を設け
   、この上に、抵抗体および抵抗電極を設け、さらに、抵
   抗およびコンデンサの、外部との接続を行なう接続部を
   残して、上面を表面保護層により覆って形成され、 この抵抗コンデンサ素子の上記表面保護層の上に、上記
   集積回路素子が搭載されることを特徴とする請求項５記
   載の複合型集積回路装置。 １２、配線基板の、抵抗コンデンサ搭載部を凹状に加工
   して、該凹部内に抵抗コンデンサ素子を配置することを
   特徴とする請求項１１記載の複合型集積回路装置。 １３、上記抵抗コンデンサ素子は、金属基板上に、誘電
   体およびコンデンサ上部電極を設けると共に、コンデン
   サ上部電極の上に絶縁層を設け、この上に、抵抗体およ
   び抵抗電極を設け、さらに、抵抗およびコンデンサの、
   外部との接続を行なう接続部を残して、上面を表面保護
   層により覆って形成され、 この抵抗コンデンサ素子の上記表面保護層の上に、上記
   集積回路素子が搭載されることを特徴とする請求項６記
   載の複合型集積回路装置。 １４、配線基板上にコンデンサ接続用の配線を設け、該
   配線と上記金属基板底面とを導電性の接着層により接続
   することを特徴とする請求項１３記載の複合型集積回路
   装置。 １５、能動素子および受動素子を含む集積回路素子と、
   これを支持すると共に外部回路との接続を行なう配線基
   板と、上記集積回路素子と配線基板との間に配置され、
   １以上の抵抗およびコンデンサを有する抵抗コンデンサ
   素子とを備え、上記抵抗コンデンサ素子は、その上に配
   置される集積回路素子より大きな面積を有し、かつ、周
   辺部に、抵抗およびコンデンサの、外部との接続を行な
   う接続部が設けられることを特徴とする複合型集積回路
   装置。 １６、上記接続部が設けられる部分を覆わない位置に集
   積回路素子が搭載される請求項１５記載の複合型集積回
   路装置。 １７、上記集積回路素子、抵抗コンデンサ素子の接続部
   と、配線基板に設けられる配線とが、それぞれワイヤボ
   ンディングにより接続されるものである請求項１５記載
   の複合型集積回路装置。 １８、抵抗コンデンサ素子は、その上に搭載される集積
   回路素子について用いられる抵抗およびコンデンサが設
   けられているものである請求項１５記載の複合型集積回
   路装置。 １９、抵抗コンデンサ素子は、その上に搭載される集積
   回路素子と配線基板との間で行なわれるワイヤボンディ
   ングに必要な空間内に、その周囲が位置する大きさに設
   けられるものである、請求項１５記載の複合型集積回路
   装置。 ２０、配線基板に、集積回路素子を複数個配置し、各集
   積回路素子と配線基板との間に、１以上の抵抗およびコ
   ンデンサを有する抵抗コンデンサ素子を配置することを
   特徴とする混成集積回路装置。 ２１、上記抵抗コンデンサ素子は、その上に配置される
   集積回路素子より大きな面積を有すると共に、周辺部に
   、抵抗およびコンデンサの、外部との接続を行なう接続
   部が設けられ、該接続部が設けられる部分を覆わない位
   置に集積回路素子が搭載されて、該集積回路素子、抵抗
   コンデンサ素子の接続部と、配線基板に設けられる配線
   とが、それぞれワイヤボンディングにより接続されるも
   のである請求項２０記載の混成集積回路装置。 ２２、配線基板に、集積回路素子を複数個配置し、各集
   積回路素子と配線基板との間に、１以上の抵抗およびコ
   ンデンサを有する抵抗コンデンサ素子を配置し、かつ、
   全体をカード型に成型することを特徴とするＩＣカード
   。 ２３、集積回路がメモリである請求項２２記載のＩＣカ
   ード。