JPH0435051A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPH0435051A
JPH0435051A JP2142456A JP14245690A JPH0435051A JP H0435051 A JPH0435051 A JP H0435051A JP 2142456 A JP2142456 A JP 2142456A JP 14245690 A JP14245690 A JP 14245690A JP H0435051 A JPH0435051 A JP H0435051A
Authority
JP
Japan
Prior art keywords
laser
wiring board
metal pattern
heat dissipation
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2142456A
Other languages
English (en)
Other versions
JP2584884B2 (ja
Inventor
Kaoru Katayama
薫 片山
Hidetaka Shigi
英孝 志儀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2142456A priority Critical patent/JP2584884B2/ja
Priority to US07/714,373 priority patent/US5262614A/en
Publication of JPH0435051A publication Critical patent/JPH0435051A/ja
Application granted granted Critical
Publication of JP2584884B2 publication Critical patent/JP2584884B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481Insulating layers on insulating parts, with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377Protective layers
    • H05K2203/1383Temporary protective insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発胡は、配線基板および封止構造に関し、特に、配線
基板や封止構造における高分子材料や有機物などの選択
的な除去や清浄化処理に適用して有効な技術に関する。
〔従来の技術〕
たとえば、集積回路素子の実装や封止などに用いられる
セラミックス配線基板などにおいては、当該配線基板の
上における多層配線構造の層間絶縁膜や、配線構造など
の保護膜として、たとえばポリイミドなどの高分子材料
の薄膜を用いることが知られている。
ところで、ポリイミドなどの高分子材料の薄膜は、液状
の原料を回転塗布などの方法によって基板全面に塗着し
、熱硬化処理を施すことによって形成されるため、たと
えば配線構造における外部接続端子領域や、パッケージ
などにおけるキャップとの封着領域を形成するメタライ
ズパターンなどを覆っているポリイミド膜を、半田メッ
キ処理などに先立って選択的に除去することが必要とな
る。
従来、このような高分子材料の薄膜の選択的な除去技術
としては、たとえば、ドライエツチング方法が一般に知
られている。
すなわち、たとえば酸素ガスのプラズマに、金属材料な
どによって、高分子材料の薄膜をマスキングしたセラミ
ックス基板を置き、プラズマ中のイオンや電子などの衝
撃することによって、高分子材料の薄膜を選択的にエツ
チング除去するものである。
また、他の方法としては、たとえば特開昭621457
97号公報などに開示されているように、フレキシブル
配線基板における銅箔パターンを覆うポリエステルフィ
ルムに紫外線レーザを照射することによって選択的に除
去し、銅箔パターンの端子部位などを外部に露出させる
ことが行われている。
〔発明が解決しようとする課題〕
ところが、前者のドライエツチング方法の場合には、高
分子材料の薄膜を選択的にマスキングする金属マスクの
表面も同時にエツチング作用を受けて劣化するため、当
該金属マスクから発生するエツチング生成物や破片なと
が異物となって高分子材料の薄膜のエツチング部位に付
着し、当該エツチング部位から露出する下地の金属パタ
ーンの汚染や、酸化などが避けられず、当該金属パター
ンのメッキ特性が劣化するという問題がある。
また、このようなドライエツチング時の汚染や酸化など
の対策として、エツチング作業後に、金属パターン上の
異物や酸化膜などの除去を、機械的、化学的に行う方法
もあるが、金属パターンの表面を劣化させ、その後のメ
ッキ特性を悪化させるので好ましくない。
さらに、ドライエツチングの場合には、エツチング速度
そのものが比較的小さいとともに、金属マスクの形成お
よび除去などの余分な工程が必要となり、作業全体の所
要時間が長くなるという問題もある。
また、セラミックス配線基板の切断は、通常、回転砥石
による研削によって行われるが、切断領域に高分子材料
などの薄膜が存在すると、回転砥石の目詰まりの一因と
なり、切断作業が阻害される。このため、予めドライエ
ツチングによって切断線領域の高分子材料の薄膜を除去
すればよいが、前述のように、ドライエツチングには多
大の工数が必要となり、現実的ではない。
一方、後者の従来技術の場合には、フレキシブル配線基
板の製造工程におけるカバーフィルムの自動被着工程の
途中で、当該カバーテープの不要部位を的確に除去でき
るという効果は得られるものの、露出する銅箔などの金
属パターンにおけるメッキ特性を良好にするた約の、レ
ーザの照射条件などについてはなんら言及していない。
また、集積回路袋の実装においては、効果的な放熱が重
要となり、たとえば、集積回路素子を搭載したセラミッ
クス配線基板に同じくセラミックスなどからなるキャッ
プを封着してなるパッケージの表面に冷却片を接触させ
て、熱伝導によって放熱を図る構造があるが、パッケー
ジと放熱片との界面に、たとえば当該パッケージの半田
などによる封着工程におけるフラックスなどの有機物が
付着していると、当該界面における伝熱抵抗値が大きく
なり、放熱効果が低下するという問題がある。
そこで、本発明の目的は、金属パターンにおけるメッキ
領域や、切断領域における高分子材料の薄膜を簡単かつ
的確に除去して、メッキ特性や切断特性を良好にした配
線基板を提供することにある。
本発明の他の目的は、放熱片とパッケージとの界面にお
ける伝熱抵抗値を確実に減少させて、良好に放熱効果を
得ることが可能な封止構造を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
すなわち、本発明になる配線基板は、少なくとも、セラ
ミックス基板に金属パターンを形成する第1の段階と、
高分子材料からなる薄膜を形成する第2の段階と、金属
パターンのメッキ領域およびセラミックス基板の切断領
域の少なくとも一方に被着された薄膜にレーザを照射し
て除去する第3の段階とを経て製造されるものである。
また、本発明になる封止構造は、内部に所望の機能の集
積回路素子を封入したパッケージの外面に放熱部材を接
触させ、集積回路素子の作動時に発生する熱の一部を放
熱片を介して外部に放散させるようにした封止構造であ
って、パッケージおよび放熱片の組立作業に先立って、
当該パッケージおよび放熱部材の接触面の少なくとも一
方にレーザを照射することにより、当該接触面の清浄化
処理を行うようにしたものである。
〔作用〕
上記した本発明になる配線基板によれば、たとえば、高
分子材料からなる薄膜の除去部位に照射するレーザの諸
元を、たとえば波長を150nm〜400nmの範囲に
、エネルギ密度を、0.5J/cut−5,OJ /c
rlの範囲に、パルス幅を1μs以下に設定することに
より、露出する下地の金属パターンの損傷や酸化などに
起因するメッキ特性の劣化などを生じることなく、簡便
かつ的確に高分子材料からなる薄膜の除去を行うことが
でき、メッキ特性や切断特性の良好な配線基板を得るこ
とができる。
また、上記した本発明になる封止構造によれば、パッケ
ージおよび伝熱片の双方の接触界面付着した、フラック
スその他の有機物などをレーザの照射によって確実に分
解除去して清浄化することができ、当該有機物の介在に
起因するパッケージと放熱片との接触界面での伝熱抵抗
の増加が回避され、伝熱片による良好な放熱効果を得る
ことができる。
〔実施例1〕 以下、本発明の一実施例である配線基板の一例を図面を
参照しながら詳細に説明する。
第1図は、本発明の一実施例である配線基板の製造工程
の一例を模式的に示す説明図であり、第2図は、その製
造工程の一例を示す流れ図である。
また、第3図および第4図は、本実施例における配線基
板の状態の一例を示す断面図である。
まず、セラミックスのグリーンシー)1aの上に、たと
えばタングステン(W)やモリブデン(M○)などの高
融点金属を含む金属ペース)2aを印刷などの方法によ
って所望のパターンに被着させ(ステップ101)、全
体を焼成する(ステン プ 102 ) 。
これにより、グリーンシート1aおよび金属ペース)2
aは硬化し、高硬度および強度のセラミックス基板1の
上に、金属パターン2が被着形成された状態となる。
次に、こうして金属パターン2が形成されたセラミック
ス基板1の上を全面にわたって覆うように、たとえば液
状のポリイミド樹脂などからなる高分子樹脂3aを、回
転塗布などの方法によって塗着しくステップ103)、
所望の温度に加熱して硬化させることで、高分子材料膜
3を形成する。
なお、説明を簡単にするため、本実施例の場合には特に
図示しないが、上述のようにして形成された高分子材料
膜3の上に、さらに所望の金属パターンおよび高分子材
料膜を交互に被着形成する処理を行うことで、多層配線
構造などを形成してもよいことは言うまでもない。
さらに、第3図の状態のセラミックス基板1の上に、同
じく回転塗布などの方法によってレジスト液を塗布しく
ステップ105)、所定の温度で加熱して硬化させるこ
とにより、レジスト膜4を形成する(ステップ106)
。この状態が第3図である。
このレジスト膜4は、後に、その下の高分子材料膜3の
選択的な除去工程において発生する異物などから当該高
分子材料膜3の残存領域を保護する働きをする。
次に、第1図に示されるような構成のレーザ照射装置2
0によって、セラミックス基板1に形成された金属パタ
ーン2を全面にわたって覆っている高分子材料膜3の選
択的な除去処理を行う(ステップ107)。
すなわち、本実施例におけるレーザ照射装置20は、た
とえば、レーザ21を発生する図示しない光源と、この
レーザ21がセラミックス基板1の表面にほぼ垂直に入
射するように導く反射板22などからなる光学系と、セ
ラミックス基板lに照射されるレーザ21の断面形状が
、所望の形状となるように透過させる金属製のマスク2
3と、セラミックス基板1が載置され、当該セラミック
ス基板1の所望の部位にマスク23を透過した所望の形
状のレーザ21が照射されるように相対的な位置決め動
作を行うステージ24とを備えている。
そして、ステージ24の光源側に対する相対的な移動動
作と、当該光源からのレーザ21の出射の○N10 F
 Fの制御とを適宜組み合わせることにより、たとえば
第1図に示されるように、後に、半田付けによる図示し
ない電子部品の実装や、後述のようなキャンプなどの半
田付けによる封着などのた約に所望のメッキ処理が施さ
れる、金属パターン2の目的の領域を覆っている高分子
材料膜3を、レーザ21の持つエネルギによって選択的
に除去する処理を行う。
すなわち、高分子材料膜3のレーザ21が照射された領
域は、光化学反応などによって分子間の結合が切断され
、さらに、切断時の個々の分子が大きなエネルギを持つ
状態となるため、いわゆるアブレーション現象によって
、レーザ21の照射領域にある高分子材料膜3は、瞬時
に分解/飛散して消失する。
このとき、上記の除去作業中に飛散する異物などは、高
分子材料膜3を覆っているレジスト膜4の上に付着し、
当該高分子材料膜3の残存領域に直接付着して汚染する
ことはない。
また、瞬間的に高エネルギを与えることによる除去処理
であるため、レーザ21の照射領域の高分子材料膜3を
、残滓などを生じることなく確実に除去できるとともに
、下地の金属パターン2の表面の酸化や損傷を生じるこ
ともない。
なお、レーザの照射による高分子材料のアブレーション
などに関しては、たとえば、株式会社新技術]ミュニケ
ーションズ1986年7月5日発行ro plus E
l 1986年7月号、P59〜P66に詳述されてい
る。
本実施例の場合には、レーザ21の波長として、高分子
材料膜3などの分子結合を切断できる充分なエネルギを
有するように、たとえば波長308nmのエキシマレー
ザを用いる。
なお、レーザ21の波長およびパワー(エネルギ密度)
の適値は、金属パターン2や、セラミツクス基板1など
の材質−や厚さ、さらには金属パターン2の形状などに
もよるが、本発明者らの研究によれば、波長が150〜
1l100n、 エネルギ密度が0.5 J /cnf
−3J /ctlの条件が好ましいことがNnめられた
。また、レーザ21のパルス幅は、たとえば1μs以下
にすることが望ましい。
すなわち、レーザ21の出力が過大な場合には、金属パ
ターン2やセラミックス基板1の損傷や表面のメッキ特
性の劣化などを生じるからである。
こうして、高分子材料膜3を選択的に除去することによ
り、下地の金属パ・ターン2の所望の領域を露出させた
後、前述のように、前記レーザ21の照射の際に発生す
る異物などから高分子材料膜3を保護していたレジスト
膜4を除去しくステップ108)、さらに、第4図に示
されるように、露出した金属パターン2に対して、後の
半田付けなどに備えて、半田に対する濡れ性を向上させ
るなどの目的で、たとえば金(Au)などのメッキ層5
を形成する(ステップ1o9)。
このメッキ層5の形成に際して、前述のように、金属パ
ターン2のメッキ領域の表面は、高分子材料膜3の除去
の際に、酸化や損傷などを受けておらず、清浄で平坦な
状態を呈しているため、メッキ層5の被着性が良好であ
るとともに、汚染異物や表面の凹凸によって、メッキ層
5に欠陥などが発生ずる懸念がない。
この結果、後の工程における、当該金属パターン2に対
する図示しない電子部品などの半田付けなどにおいて、
十分な接合強度を得ることができる。
〔実施例2〕 第5図は、本発明の他の実施例である配線基板の切断工
程の一例を示す斜視図である。
この実施例2の配線基板の場合には、セラミックス基板
1を覆って被着形成された高分子材料膜3の、切断領域
1bを覆う部分を、前述のようなレーザ照射によって選
択的に除去し、その後、高速に回転するダイサブレード
30の研削作用によって切断作業を行うようにしたもの
である。
これにより、ダイサブレード30が、切断領域に存在す
る高分子材料膜3の切削屑などによって目詰まりを起こ
し、切断作業に支障をきたしたり、ダイサブレード30
の寿命が短くなるなどの不具合が無くなり、配線基板の
切断作業を効率良く遂行することができる。
〔実施例3〕 第6図(a)〜(C)は、本発明の一実施例である封止
構造の製作工程の一例を工程順に模式的に示す断面図で
ある。
すなわち、この実施例3の場合には、前述の配線基板と
同様にして形成されるセラミックスなどカラするパッケ
ージベース201の上には、複数の高分子材料膜203
と図示しない金属パターンとを交互に積み重ねることに
よって、図示しない多層配線構造が形成されているとと
もに、この多層配線構造の領域を取り囲むように、所望
の金属パターンからなるメタライズパターン202が額
縁状に形成されている(第6図(a))。
そして、前述のレーザ照射装置20によるレーザ21の
照射によって、メタライズパターン202の上部および
、その内側の図示しない接続電極構造を覆っている高分
子材料膜203、さらには必要に応じてその外側を覆っ
ている高分子材料膜3を選択的に除去する。すなわち、
パッケージベース201は、通常、1枚のセラミックス
基板から多数個取りされるが、パッケージベース201
を個別に分断する際の切断領域を覆う高分子材料膜20
3をもレーザ21によって選択的に除去する(第6図(
b))。
その後、パッケージベース201の中央部に形成されて
いる図示しない多層配線構造部分の図示しない電極構造
などに半導体集積回路素子206をボンディングすると
ともに、メタライズパターン202の上に金などからな
るメッキ層205を形成し、さらに、セラミックスなど
からなるキャップ207を、半田208を介してパッケ
ージベース201に封着する。
なお、キャップ207の封着部位にも、パッケージベー
ス201の側と同様に、メタライズパターンやメッキ層
が形成されるが、本実施例の要旨に特に関係しないので
図示を省略する。
この時、内部の半導体集積回路素子206の背面は、全
域が半田209を介してキャンプ207の内壁面に接続
され、当該半導体集積回路素子206の作動時に発生す
る熱が、キャップ207の側に放散されるようにする。
こうしてパッケージベース201にキャップ207を封
着することによって、内部に所望の機能を有する半導体
集積回路素子206を封入した構造の封止構造200が
形成される(第6図(C))。
そして、このような封止構造200の実装に際しては、
たとえばキャップ207の背面に、放熱片210を接触
させることにより、封止構造200の内部に封入された
半導体集積回路素子206から発生する熱が、半田20
9.キャップ207゜放熱片210を伝わって外部に放
散される。
ここで、本実施例の封止構造においては、パッケージベ
ース201に対するキャップ207の封着後、当該キャ
ンプ207および放熱片210の双方の接触面に、レー
ザ21を照射し、当該接触面に残存する有機物などの除
去する清浄化処理を行う。
すなわち、たとえば、半田208および209などによ
るパッケージベース201とキャップ207との封着に
際して用いられるフラックスなどの有機物がキャップ2
07の放熱片210に対する接触面に残存していると、
両者間における伝熱抵抗が大きくなり、放熱片210に
よる所望の放熱効果が得られない場合があるが、本実施
例のように、レーザ21の照射によって両者の接触面に
介在する有機物を確実に除去しておくことにより、キャ
ップ207および放熱片210を介して確実な放熱効果
を得ることができる。
この結果、半導体集積回路素子206の動作の信頼性が
向上する。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
〔発明の効果〕
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、以下のとおりで
ある。
すなわち、本発明になる配線基板は、少なくとも、セラ
ミックス基板に金属パターンを形成する第1の段階と、
高分子材料からなる薄膜を形成する第2の段階と、前記
金属パターンのメッキ領域および前記セラミックス基板
の切断領域の少なくとも一方に被着された前記薄膜にレ
ーザを照射して除去する第3の段階とを経て製造される
ので、たとえば、高分子材料からなる薄膜の除去部位に
照射するレーザの諸元を、たとえば波長を150nm〜
400nmの範囲に、エネルギ密度を、0゜5J/cI
11〜5.OJ/CIl!の範囲に、パルス幅を1μs
以下に設定することにより、露出する下地の金属パター
ンの損傷や酸化などに起因するメッキ特性の劣化などを
生じることなく、簡便かつ的確に高分子材料からなる薄
膜の除去を行うことができ、メッキ特性や切断特性の良
好な配線基板を得ることができる。
また、本発明になる封止構造は、内部に所望の機能の集
積回路素子を封入したパッケージの外面に放熱部材を接
触させ、前記集積回路素子の作動時に発生する熱の一部
を前記放熱片を介して外部に放散させるようにした封止
構造であって、前記パッケージおよび放熱片の組立作業
に先立って、当該パッケージおよび放熱部材の接触面の
少なくとも一方にレーザを照射することにより、当該接
触面の清浄化処理を行うようにしたので、パッケージお
よび伝熱片の双方の接触界面付着した、フラックスその
他の有機物などをレーザの照射によって確実に分解除去
して清浄化することができ、当該有機物の介在に起因す
るパッケージと放熱片との接触界面での伝熱抵抗の増加
が回避され、伝熱片による良好な放熱効果を得ることが
できる。
【図面の簡単な説明】
第1図は、本発明の一実施例である配線基板の製造工程
の一例を模式的に示す説明図、第2図は、その製造工程
の一例を示す流れ図、第3図は、本発明の一実施例であ
る配線基板の製造工程の途中における構造の一例を模式
的に示す断面図、 第4図は、同じく、本発明の一実施例である配線基板の
製造工程の途中における構造の一例を模式的に示す断面
図、 第5図は、本発明の他の実施例である配線基板の切断工
程の一例を示す斜視図、 第6図(a)〜(C)は、本発明の一実施例である封止
構造の製作工程の一例を工程順に模式的に示す断面図で
ある。 1・・・セラミックス基板、1a・・・グリーンシート
、1b・・・切断領域、2・・・金属パターン、2a・
・・金属ペースト、3・・・高分子材料膜、3a・・・
高分子樹脂、4・・・レジスト膜、5・・・メッキ層、
20・・・レーザ照射装置、21・・・レーザ、22・
・・反射板、23・・・マスク、24・・・ステージ、
30・・・グイサブレード、101〜109・・・配線
基板の形成工程の一例を示すステップ、200・・・封
止構造、201・・・パッケージベース、202・・・
メタライズパターン、203・・・高分子材料膜、20
5・・・メッキ層、206・・・半導体集積回路素子、
207・・・キャンプ、208・・・半田、209・・
・半田、210・・・放熱片。 代理人 弁理士 筒 井 大 和

Claims (1)

  1. 【特許請求の範囲】 1、少なくとも、セラミックス基板に金属パターンを形
    成する第1の段階と、高分子材料からなる薄膜を形成す
    る第2の段階と、前記金属パターンのメッキ領域および
    前記セラミックス基板の切断領域の少なくとも一方に被
    着された前記薄膜にレーザを照射して除去する第3の段
    階とを経て製造されてなる配線基板。 2、前記レーザの波長が150nm〜400nmの範囲
    に設定されることを特徴とする請求項1記載の配線基板
    。 3、前記レーザのエネルギ密度が、0.5J/cm^3
    〜5.0J/cm^3の範囲に設定されることを特徴と
    する請求項1または2記載の配線基板。 4、前記レーザのパルス幅を1μs以下とすることを特
    徴とする請求項1、2または3記載の配線基板。 5、内部に所望の機能の集積回路素子を封入したパッケ
    ージの外面に放熱部材を接触させ、前記集積回路素子の
    作動時に発生する熱の一部を前記放熱片を介して外部に
    放散させるようにした封止構造であって、前記パッケー
    ジおよび放熱片の組立作業に先立って、当該パッケージ
    および放熱部材の接触面の少なくとも一方にレーザを照
    射することにより、当該接触面の清浄化処理を行うよう
    にしたことを特徴とする封止構造。
JP2142456A 1990-05-31 1990-05-31 配線基板 Expired - Lifetime JP2584884B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2142456A JP2584884B2 (ja) 1990-05-31 1990-05-31 配線基板
US07/714,373 US5262614A (en) 1990-05-31 1991-05-31 Circuit board and sealing structure and methods for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2142456A JP2584884B2 (ja) 1990-05-31 1990-05-31 配線基板

Publications (2)

Publication Number Publication Date
JPH0435051A true JPH0435051A (ja) 1992-02-05
JP2584884B2 JP2584884B2 (ja) 1997-02-26

Family

ID=15315739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2142456A Expired - Lifetime JP2584884B2 (ja) 1990-05-31 1990-05-31 配線基板

Country Status (2)

Country Link
US (1) US5262614A (ja)
JP (1) JP2584884B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677652A (ja) * 1992-08-26 1994-03-18 Nec Toyama Ltd 多層銅張積層板の製造方法
US5464250A (en) * 1992-06-17 1995-11-07 Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho Bag suitable for use in an air bag apparatus and method of manufacturing the same
JPH0856066A (ja) * 1994-04-23 1996-02-27 Lpkf Cad Cam Syst Gmbh 基板の表面に金属化を施す方法
JPH08307038A (ja) * 1995-02-14 1996-11-22 Lpkf Cad Cam Syst Gmbh 基板表面にパターン化された金属被覆を形成する方法
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
CN113510393A (zh) * 2020-04-10 2021-10-19 大族激光科技产业集团股份有限公司 陶瓷工件激光钻孔的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5460921A (en) * 1993-09-08 1995-10-24 International Business Machines Corporation High density pattern template: materials and processes for the application of conductive pastes
JP3209875B2 (ja) * 1995-03-23 2001-09-17 株式会社日立製作所 基板の製造方法及び基板
EP0842729A1 (en) * 1996-10-21 1998-05-20 Arterial Vascular Engineering, Inc. Method and apparatus for laser processing of intravascular devices
EP0841840A1 (en) * 1996-11-12 1998-05-13 Hewlett-Packard Company Method for the manufacture of micro solder bumps on copper pads
US6214523B1 (en) 1998-01-09 2001-04-10 International Business Machines Corporation Pattern formation by removal of paste material
SG143063A1 (en) 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
EP1343206B1 (en) 2002-03-07 2016-10-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus, electronic apparatus, illuminating device and method of fabricating the light emitting apparatus
CN114390783A (zh) * 2020-10-20 2022-04-22 深南电路股份有限公司 线路板的制作方法及线路板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62206858A (ja) * 1986-03-06 1987-09-11 Nec Kyushu Ltd 半導体装置の製造装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60213837A (ja) * 1984-04-09 1985-10-26 Tokyo Electric Co Ltd ロ−ドセル
US4713518A (en) * 1984-06-08 1987-12-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device manufacturing methods
JPS62145797A (ja) * 1985-12-19 1987-06-29 日立化成工業株式会社 フレキシブル配線板の製造法
JPH01184861A (ja) * 1988-01-13 1989-07-24 Toshiba Corp レーザ光によるトリミング方法
US5008582A (en) * 1988-01-29 1991-04-16 Kabushiki Kaisha Toshiba Electronic device having a cooling element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62206858A (ja) * 1986-03-06 1987-09-11 Nec Kyushu Ltd 半導体装置の製造装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5464250A (en) * 1992-06-17 1995-11-07 Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho Bag suitable for use in an air bag apparatus and method of manufacturing the same
JPH0677652A (ja) * 1992-08-26 1994-03-18 Nec Toyama Ltd 多層銅張積層板の製造方法
JPH0856066A (ja) * 1994-04-23 1996-02-27 Lpkf Cad Cam Syst Gmbh 基板の表面に金属化を施す方法
JPH08307038A (ja) * 1995-02-14 1996-11-22 Lpkf Cad Cam Syst Gmbh 基板表面にパターン化された金属被覆を形成する方法
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
US6117347A (en) * 1996-07-10 2000-09-12 Nec Corporation Method of separating wafers into individual die
CN113510393A (zh) * 2020-04-10 2021-10-19 大族激光科技产业集团股份有限公司 陶瓷工件激光钻孔的方法
CN113510393B (zh) * 2020-04-10 2023-08-18 大族激光科技产业集团股份有限公司 陶瓷工件激光钻孔的方法

Also Published As

Publication number Publication date
US5262614A (en) 1993-11-16
JP2584884B2 (ja) 1997-02-26

Similar Documents

Publication Publication Date Title
JPH0435051A (ja) 配線基板
US6940022B1 (en) Protective coating for an electronic device
US6350664B1 (en) Semiconductor device and method of manufacturing the same
JP7142236B2 (ja) 素子チップの製造方法
US5505320A (en) Method employing laser ablating for providing a pattern on a substrate
US20090123661A1 (en) System and method for forming high resolution electronic circuits on a substrate
TWI582868B (zh) Semiconductor device manufacturing method
US7170029B2 (en) Method and apparatus for deflashing of integrated circuit packages
JP2001144126A (ja) 半導体装置の製造方法および半導体装置
US3867217A (en) Methods for making electronic circuits
JPS63115397A (ja) 集積回路の修理方法
JP4535834B2 (ja) 発光素子とその製造方法
WO1992020100A1 (en) A ceramic substrate having a protective coating and method of protection
JP2010087490A (ja) 半導体装置及び半導体装置の製造方法
JPH05211381A (ja) 混成集積回路の製造方法
TWI743778B (zh) 半導體裝置的製造方法
US7742843B2 (en) Method for the structured application of a laminatable film to a substrate for a semiconductor module
JP3370393B2 (ja) プリント回路基板
JP2008277438A (ja) 電子部品、基板、並びに、電子部品及び基板の製造方法
JP7171138B2 (ja) デバイスチップの製造方法
US6574860B1 (en) Ball grid array module
JP2020194948A (ja) 素子チップの製造方法
JP3758263B2 (ja) 電子部品搭載用基板の製造方法
JP2001144035A (ja) 半導体装置の製造方法および半導体装置
JP2004193187A (ja) モジュール部品の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 14