JPH04349692A - セラミック配線基板の製造方法 - Google Patents

セラミック配線基板の製造方法

Info

Publication number
JPH04349692A
JPH04349692A JP12346491A JP12346491A JPH04349692A JP H04349692 A JPH04349692 A JP H04349692A JP 12346491 A JP12346491 A JP 12346491A JP 12346491 A JP12346491 A JP 12346491A JP H04349692 A JPH04349692 A JP H04349692A
Authority
JP
Japan
Prior art keywords
plate
sintered ceramic
ceramic body
shaped sintered
circuit wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12346491A
Other languages
English (en)
Other versions
JP2738601B2 (ja
Inventor
Masaya Kokubu
正也 國分
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14861280&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH04349692(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP3123464A priority Critical patent/JP2738601B2/ja
Publication of JPH04349692A publication Critical patent/JPH04349692A/ja
Application granted granted Critical
Publication of JP2738601B2 publication Critical patent/JP2738601B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は混成集積回路装置や半導
体素子収納用パッケージ等に用いられるセラミック配線
基板の改良に関するものである。
【0002】
【従来の技術】従来、混成集積回路装置や半導体素子収
納用パッケージ等に使用されるセラミック配線基板はそ
の回路配線がMo−Mn 法等の厚膜形成技術によって
形成される。
【0003】このMo−Mn 法はタングステン(W)
 、モリブデン(Mo)、マンガン(Mn)等の高融点
金属から成る金属粉末に有機溶剤、結合材を添加し、ペ
ースト状となした金属ペーストを生もしくは焼結セラミ
ック体の外表面にスクリーン印刷により回路配線として
の所定パターンに印刷塗布し、次にこれを還元雰囲気中
で焼成し、高融点金属とセラミック体とを焼結一体化さ
せる方法である。
【0004】しかしながら、このMo−Mn 法を用い
て回路配線を形成した場合、回路配線は金属ペーストを
スクリーン印刷することにより形成されることから配線
の線幅が100 μm 以上となり、配線の微細化が困
難で回路配線の高密度化ができないという欠点を有して
いた。
【0005】そこで上記欠点を解消するために回路配線
を従来の厚膜形成技術で形成するの変えて微細化が可能
な薄膜形成技術を用いて形成したセラミック配線基板が
使用されるようになってきた。
【0006】この回路配線を薄膜形成技術により形成し
たセラミック配線基板は通常、表面を機械的研磨加工に
より平坦となした板状焼結セラミック体の外表面に例え
ば、イオンプレーティング法やスパッタリング法により
チタン(Ti)やクロム(Cr)等から成る接着層と銀
(Ag)、ニッケル(Ni)、パラジウム(Pb)等か
ら成るバリア層を順次層着させ、しかる後、これらの層
をエッチング加工法により所定形状のパターンに形成す
るとともに前記バリア層上に主導体層としての銅(Cu
)をメッキにより層着させることによって形成される。
【0007】
【発明が解決しようとする課題】しかしながら、この薄
膜形成技術を用いて回路配線を形成したセラミック配線
基板は板状焼結セラミック体表面に回路配線を寸法精度
良く形成するため通常、板状焼結セラミック体表面をラ
ッピングマシーンや平面研削板等によって機械的研磨し
、表面を平坦なものに加工しており、板状焼結セラミッ
ク体表面をラッピングマシーン等によって機械的研磨加
工した場合、板状焼結セラミック体はその結晶組織内に
多量の気孔を有していることから入口の角部が角張り、
且つ入口が狭く内部に拡がり有する凹部が表面に多量に
形成され、その結果、板状焼結セラミック表面に薄膜形
成技術により線幅が50μm 程度の微細パターンから
成る回路配線を形成すると回路配線の一部が前記凹部に
より切断され断線したり、回路配線の一部に空洞が形成
され回路配線の電気抵抗が所定値より大幅に外れるとい
う欠点を有していた。
【0008】また前記セラミック配線基板は板状焼結セ
ラミック体表面を機械的研磨加工し、平坦となした後、
その表面に付着する塵や屑等を水洗した場合、水が板状
焼結セラミック体表面の入口が狭く内部に拡がり有する
凹部内に入り込んで残留し、これが板状焼結セラミック
体表面に層着させる回路配線に接触して回路配線を酸化
腐食し、回路配線の電気抵抗値にバラツキを発生させた
り、回路配線を断線させたりするという欠点も有してい
た。
【0009】そこで上記欠点を解消するために表面が機
械的研磨加工された板状焼結セラミック体を再度焼成し
、板状焼結セラミック体表面に該焼結セラミック体中に
含まれるガラス成分を析出させ、表面の凹部をガラス成
分で埋めることによって平滑となすことが考えられる。
【0010】しかしながら、表面が機械的研磨加工され
た板状焼結セラミック体はその表面部に機械的研磨加工
による応力が内在しており、板状焼結セラミック体を再
度焼成すると前記内在応力によって板状焼結セラミック
体に15乃至50μm程度の反りが発生し、その結果、
板状焼結セラミック体表面に薄膜形成技術により回路配
線を寸法精度良く形成することが不可となる欠点を誘発
してしまう。
【0011】
【課題を解決するための手段】本発明のセラミック配線
基板の製造方法は板状焼結セラミック体の相対向する表
面を機械的研磨加工した後、板状焼結セラミック体を再
焼成し、その後、前記再焼成した板状焼結セラミック体
の少なくとも一表面に薄膜形成技術により回路配線を層
着させることを特徴とするものである。
【0012】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1(a) 乃至(d) は本発明のセラミック配
線基板の製造方法の一実施例を示す各工程毎の断面図で
あり、1 は板状焼結セラミック体、2 は回路配線で
ある。
【0013】まず図1(a)に示す如く板状焼結セラミ
ック体1 を準備する。前記板状焼結セラミック体1 
はアルミナセラミックス等から成り、例えばアルミナ(
Al 2 O 3 ) 、シリカ(SiO2 ) 、マ
グネシア(MgO) 、カルシア(CaO) 等の原料
粉末に適当な有機溶剤、溶媒を添加混合して泥漿状とな
すとともにこれをドクターブレード法を採用することに
よってセラミックグリーンシート(セラミック生シート
) を形成し、しかる後、前記セラミックグリーンシー
トに適当な打ち抜き加工を施し、所定形状と成すととも
に高温( 約1600℃) で焼成することによって、
或いはアルミナ等の原料粉末に適当な有機溶剤、溶媒を
添加混合するととも該原料粉末を所定形状のプレス型内
に充填し、しかる後、これを一定の圧力で押圧し、成形
体を得るとともに該成形体を約1600℃の温度で焼成
することによって製作される。
【0014】尚、前記板状焼結セラミック体1 はアル
ミナ等、原料粉末の充填密度のバラツキ等により上下に
10乃至25μm 程度反ったものとなっている。
【0015】次に前記板状焼結セラミック体1 の上下
両面を機械的研磨加工し、図1(b) に示す如く板状
焼結セラミック体1 の上下面を平坦なものに加工する
。前記機械的研磨加工としては、例えばラッピングマシ
ーンや平面研削板等によって行われ、板状焼結セラミッ
ク体1 の表面が10乃至25μm 程度反っているの
を反りが5 μm 以下の平坦なものになす。
【0016】尚、前記板状焼結セラミック体1 の上下
両面を機械的研磨加工した場合、板状焼結セラミック体
はその結晶組織内に多量の気孔を有していることから入
口の角部が角張り、且つ入口が狭く内部に拡がり有する
凹部Aが表面に多量に形成されたものとなっている。次
に前記上下両面が機械的研磨加工された板状焼結セラミ
ック体1 を再焼成し、板状焼結セラミック体1 の表
面に形成されている凹部A 内に該板状焼結セラミック
体1 中に含まれるガラス成分を析出させ、表面の凹部
A をガラス成分で埋めることによって図1(c)示す
如く板状焼結セラミック体1 の上下両面を平坦で、且
つ平滑なものとなす。
【0017】前記板状焼結セラミック体1 の再焼成と
しては板状焼結セラミック体1 を約1050乃至15
60℃の温度の炉中に約20時間投入することによって
行われる。
【0018】尚、前記上下両面を機械的研磨加工した板
状焼結セラミック体1 を再焼成した場合、板状焼成セ
ラミック体1 はその機械的研磨加工を施した部位に内
部応力が存在し板状焼成セラミック体1 を反らそうと
するが機械的研磨加工を施した面が板状焼成セラミック
体1 の相対向する上下両面であることから内部応力に
よる反りは上下両面で相殺され、板状焼結セラミック体
1 の平坦度をそのまま5 μm 程度に維持すること
が可能となる。
【0019】前記板状焼結セラミック体1 はその上下
両面が機械的研磨加工により平坦となり、更に上下両面
が再焼成により平滑となっていることから板状焼結セラ
ミック体1 の上面に後述する回路配線2 を薄膜形成
技術によって層着させた際、回路配線2 の一部が板状
焼結セラミック体1 の表面に形成された凹部Aにより
切断されて断線したり、回路配線2 の一部に空洞が形
成されて回路配線2 の電気抵抗が所定値より大幅に外
れたりするのが皆無となって板状焼結セラミック体1 
の上面に回路配線2 をその層厚を均一として所定の電
気抵抗値に、且つ所定パターンに寸法精度良く層着させ
ることが可能となる。
【0020】次に前記板状焼結セラミック体1 は図1
(d)に示す如く、その上面に回路配線2が蒸着法やス
パッタリング法等の薄膜形成技術を採用することによっ
て層着され、これによって製品としてのセラミック配線
基板となる。
【0021】前記板状焼結セラミック体1 の上面に形
成される回路配線2 は接着層3 とバリア層4 と主
導体層5 の3 層構造を有しており、例えば板状焼結
セラミック体1 の上面に蒸着法やスパッタリング法等
の薄膜形成技術により接着層3 としてのチタン、バリ
ア層4 としてのチタン  タングステン合金及び主導
体層5 としての銅を所定厚みに層着させるとともに該
接着層3 、バリア層4 及び主導体層5 の各層をフ
ォトリソグラフィ技術を採用し所定パターンに食刻する
ことによって板状焼結セラミック体1 の上面に所定パ
ターンに層着される。
【0022】前記回路配線2 は薄膜形成技術により形
成されることから板状焼結セラミック体1 の上面に線
幅50μm 程度の微細なものとして形成することがで
き、その結果、板状焼結セラミック体1 上面に多数の
回路配線2 を高密度に形成することが可能となる。
【0023】尚、前記回路配線2 を構成する接着層3
 は板状焼結セラミック体1 と回路配線2 との接合
強度を上げる作用を為し、その厚みが0.01μm 未
満であると回路配線2 を板状焼結セラミック体1 に
強固に接合させるのが困難となり、また1.0 μmを
越えると接着層3 を薄膜形成技術により層着させる際
の内部応力によって板状焼結セラミック体1 と接着層
3 との接合強度が低下する傾向にある。そのため接着
層3 はその厚みを0.01乃至1.0 μm の範囲
、好適には0.03乃至0.5 μm の範囲としてお
くのが良い。
【0024】また前記接着層3 の上面にはバリア層4
 が層着されており、該バリア層4 は接着層3 と主
導体層5 との相互拡散を防止するとともに接着層3 
と主導体層5 とを強固に接合させる作用を為す。
【0025】前記バリア層4 はその厚みが0.1 μ
m 未満であると接着層3 と主導体層5 との相互拡
散を有効に防止することができない傾向にあり、また5
.0 μm を越えるとバリア層4 を薄膜形成技術に
より層着させる際の内部応力によって接着層3 とバリ
ア層4 との接合強度が低下する傾向にある。そのため
バリア層4 はその厚みを0.1 乃至5.0 μm 
の範囲、好適には0.5 乃至3.0 μm の範囲と
しておくのが良い。
【0026】また前記バリア層4 を構成するチタン 
 タングステン合金の組成はチタン含有量が0.2 重
量%であると接着層3 とバリア層4 との接合強度が
低下し、また30.0重量%を越えるとバリア層4 の
層硬度が増加し、その上に形成される主導体層5の内部
応力を緩和しにくくなってバリア層4 と主導体層5 
との接合強度が低下する傾向にある。そのためバリア層
4 におけるチタンの含有量は0.2 乃至30.0重
量%、特に3.0 乃至20.0重量%としておくこと
が好ましい。
【0027】更に前記バリア層4 の上面には主導体層
5 が層着されており、該主導体層5 は主として電気
を通す通路として作用を為す。
【0028】前記主導体層5 は例えば、導通抵抗が極
めて低い銅(Cu)が使用され、その厚みが0.1 μ
m 未満であると回路配線2 の導通抵抗が高くなって
セラミック配線基板としては不向きとなる傾向にあるこ
とから0.1 μm 以上とするこが好ましく、コスト
の点も考慮すると0.1 乃至15.0μm 、好適に
は0.5 乃至10.0μm の範囲が良い。
【0029】尚、本発明は上述の実施例に限定されるも
のではなく本発明の要旨を逸脱しない範囲であれば種々
の変更は可能であり、例えば回路配線2 の表面にニッ
ケル(Ni)や金(Au)等の耐蝕性に優れ、且つ良導
電性の金属を約2 μm の厚みに層着させておけば回
路配線2 が大気中に含まれる水分等によって腐食され
るのを有効に防止し回路配線2 の電気抵抗値を常に一
定のものとなすことができる。
【0030】
【発明の効果】本発明のセラミック配線基板の製造方法
によれば、板状焼結セラミック体の相対向する表面を機
械的研磨加工した後、板状焼結セラミック体を再焼成し
たことから板状焼結セラミック体はその相対向する主面
が平坦、且つ平滑となり、その結果、板状焼結セラミッ
ク体の一主面に回路配線を薄膜形成技術によって層着さ
せた場合、回路配線はその層厚が均一として所定の電気
抵抗値になるとともに寸法精度が良い極めて微細なパタ
ーンとなすことができる。
【0031】また回路配線を薄膜形成技術により形成す
ることから回路配線を高密度に形成することができ、小
さな板状焼結セラミック体に多くの回路配線を形成する
ことが可能となる。
【図面の簡単な説明】
【図1】本発明のセラミック配線基板の製造方法を説明
するための各工程毎の断面図である。
【符号の説明】 1・・・板状焼結セラミック体 2・・・回路配線 3・・・接着層 4・・・バリア層 5・・・主導体層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】板状焼結セラミック体の相対向する表面を
    機械的研磨加工した後、板状焼結セラミック体を再焼成
    し、その後、前記再焼成した板状焼結セラミック体の少
    なくとも一表面に薄膜形成技術により回路配線を層着さ
    せることを特徴とするセラミック配線基板の製造方法。
JP3123464A 1991-05-28 1991-05-28 セラミック配線基板の製造方法 Expired - Lifetime JP2738601B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3123464A JP2738601B2 (ja) 1991-05-28 1991-05-28 セラミック配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3123464A JP2738601B2 (ja) 1991-05-28 1991-05-28 セラミック配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH04349692A true JPH04349692A (ja) 1992-12-04
JP2738601B2 JP2738601B2 (ja) 1998-04-08

Family

ID=14861280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3123464A Expired - Lifetime JP2738601B2 (ja) 1991-05-28 1991-05-28 セラミック配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2738601B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919175B1 (en) 1995-04-01 2005-07-19 Roche Diagnostics Gmbh System for releasing and isolating nucleic acids

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194490A (ja) * 1988-01-29 1989-08-04 Kyocera Corp セラミック配線基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194490A (ja) * 1988-01-29 1989-08-04 Kyocera Corp セラミック配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919175B1 (en) 1995-04-01 2005-07-19 Roche Diagnostics Gmbh System for releasing and isolating nucleic acids

Also Published As

Publication number Publication date
JP2738601B2 (ja) 1998-04-08

Similar Documents

Publication Publication Date Title
JP3687484B2 (ja) セラミック基板の製造方法および未焼成セラミック基板
JP3716783B2 (ja) セラミック多層基板の製造方法及び半導体装置
IE64626B1 (en) Ceramic composition of matter and its use
JP2002111210A (ja) 配線基板およびその製造方法
JP2003040668A (ja) 低温焼成セラミック焼結体およびその製造方法、並びに配線基板
JP4454105B2 (ja) 多層配線基板の製造方法
JPH07330445A (ja) セラミックス基板の製造方法
JPH0727995B2 (ja) セラミック配線基板
JPH04349692A (ja) セラミック配線基板の製造方法
JP2007250996A (ja) 配線基板、並びにその配線基板を備えた電子装置およびプローブカード
JP4422453B2 (ja) 配線基板
JP4432170B2 (ja) 多層セラミック基板およびその製造方法
JP4782397B2 (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
JP4048974B2 (ja) 多層セラミック基板を備える電子部品の製造方法
JP2690631B2 (ja) セラミック配線基板の製造方法
JP2001085839A (ja) 多層セラミック基板の製造方法
KR20160132781A (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
JP2011228727A (ja) 配線基板、並びにその配線基板を備えた電子装置およびプローブカード
JP4610066B2 (ja) 多層配線基板およびその製造方法
JP4610185B2 (ja) 配線基板並びにその製造方法
JP4949945B2 (ja) セラミック配線基板及びセラミック配線基板の製造方法
JP3554195B2 (ja) 配線基板
JP2004119547A (ja) セラミック配線基板およびその製造方法
JPH04196391A (ja) 配線基板および電子装置
JP4978822B2 (ja) 多層セラミック基板の製造方法および多層セラミック基板