JPH04349495A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH04349495A
JPH04349495A JP3123492A JP12349291A JPH04349495A JP H04349495 A JPH04349495 A JP H04349495A JP 3123492 A JP3123492 A JP 3123492A JP 12349291 A JP12349291 A JP 12349291A JP H04349495 A JPH04349495 A JP H04349495A
Authority
JP
Japan
Prior art keywords
memory
display
frame memory
attribute
main frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3123492A
Other languages
English (en)
Inventor
Seiji Kamiyama
神山 盛司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP3123492A priority Critical patent/JPH04349495A/ja
Publication of JPH04349495A publication Critical patent/JPH04349495A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、画像を表示する表示装
置に関する。
【0002】
【従来の技術】現在パーソナルコンピュータなどの事務
機器や産業機械の制御装置などには表示装置が広く用い
られている。図9はこのような装置の構成を示すブロッ
ク図であり、CPU1,RAM2,補助記憶装置3,キ
ーボード4と、表示装置を構成するフレームメモリ5,
バッファメモリ6,表示制御部7,ディスプレイ8より
構成される。フレームメモリ5はディスプレイ8上の各
表示画素と1対1で対応するメモリ領域を有し、このフ
レームメモリ5に格納されている各画素値が表示制御部
7によって順次ビデオ信号に変換されディスプレイ8上
に表示される。さらに画像を格納できるバッファメモリ
6を有し、描画のための作業領域やフレームメモリ5に
格納されている退避領域等として利用される。図9にお
いては、バッファメモリ6を独立のメモリとしているが
、プログラムやデータの格納領域として通常使用される
RAM2の一部にバッファメモリ6を確保する様にした
ものも用いられている。
【0003】上述したような装置の普及に伴い、マンマ
シンインタフェースの向上を図るため、マルチウィンド
ウ表示や一時的に表示するメニュー等による操作が一般
化してきた。このような操作においては、画面上のある
領域にメニューや対話ボックスを一時的にオーバーラッ
プ表示させ、使用者から何らかの入力があれば、一時的
な表示を消去し、即座に元の画面に戻す処理がかなり頻
繁に発生する。この処理速度が対話処理における操作性
を大きく左右する。
【0004】図9に示すような装置において、マルチウ
ィンドウ表示やメニューなどの一時表示を行う場合、一
時的な表示によって上書きされてしまうフレームメモリ
5の領域をバッファメモリ6に退避した後、フレームメ
モリ5上に直接描画することにより、一時的なウィンド
ウをオーバーラップ表示する。ウィンドウの消去は、バ
ッファメモリ6上に退避されているデータをフレームメ
モリ5の対応領域に転送し画面を復元することにより行
われる。
【0005】図10はウィンドウ表示する場合のフレー
ムメモリ5とバッファメモリ6の動作を説明した図であ
る。(a)はフレームメモリ5に×で表される画像が書
き込まれ、バッファメモリ6は空の状態を表す。(b)
はフレームメモリ5の中央の点線で囲まれた領域にウィ
ンドウを表示するため、この点線で囲まれた領域をバッ
ファメモリ6に退避する状態を表す。(c)はフレーム
メモリ5の点線で囲まれた領域にウィンドウをオーバー
ラップ表示した状態を示す。(d)はバッファメモリ6
に退避したデータをフレームメモリ5上に復元した状態
を示す。
【0006】
【発明が解決しようとする課題】上述のようなフレーム
メモリ5からバッファメモリ6へのデータの退避や、バ
ッファメモリ6からフレームメモリ5へのデータ復元動
作はCPU1によって実行されているため、この処理の
ために多くの時間を要する。特にオーバーラップされる
ウィンドウ領域が大きい場合や高解像度ディスプレイを
備えたシステムにおいては、操作性の欠如という問題が
発生する。これを解決するため、専用のプロセッサを搭
載して領域転送速度を向上させるシステムも採用されて
いるが、ハードウェアのコストが上昇するという問題が
生じる。
【0007】本発明は、上述の問題点に鑑みてなされた
もので、表示画面にウィンドウ表示や一時表示を迅速に
行う表示装置を提供することを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するため
、本発明の表示装置は、ディスプレイ上の各画素に対応
する画素対応メモリより構成されるメモリ領域を有する
主フレームメモリと、この主フレームメモリと同じメモ
リ領域を有する補助フレームメモリと、前記画素対応メ
モリに対応したメモリであるフレーム対応メモリより構
成されるメモリ領域を有する属性メモリと、前記フレー
ム対応メモリのある範囲のメモリが所定の値を示したと
きはこの値を示すフレーム対応メモリに対応する補助フ
レームメモリの画素対応メモリの値と、前記ある範囲外
のメモリで前記所定の値を示さないフレーム対応メモリ
に対応する主フレームメモリの画素対応メモリの値をデ
ィスプレイ上に表示する信号合成部とを備えたものであ
る。
【0009】また、前記フレーム対応メモリの1個が前
記画素対応メモリの複数個に対応するようしたものであ
る。
【0010】
【作用】図1は本発明の原理を説明する図である。
【0011】(a)の主フレームメモリ、(b)の補助
フレームメモリ、(c)の属性メモリの各構成素子は、
それぞれ同一で、(d)のディスプレイ上の画素に1対
1で対応している。主フレームメモリ上には×で示す画
像が表示されている。補助フレームメモリ上には2重の
長方形で示すウィンドウが表示されている。このウィン
ドウをディスプレイ上に表示したい場合、属性メモリの
補助フレームメモリのウィンドウ表示範囲のメモリを1
とし、それ以外のメモリを0とする。信号合成部は属性
メモリが1の範囲は補助フレームメモリの値をディスプ
レイ上に表示し、属性メモリが0のところは主フレーム
メモリの値をディスプレイ上に表示すると(d)に示す
ようにウィンドウ表示が可能となる。
【0012】以上は原理を示したものであるが、属性メ
モリの大きさを小さくすることができる。このために属
性メモリの1つが主フレームメモリと、補助フレームメ
モリそれぞれの複数個に対応するようにすればよい。
【0013】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
【0014】図2は本発明の実施例の構成を示すブロッ
ク図である。同図の符号で図9と同じ符号は同一機能を
有する部品を示す。本実施例は図9のフレームメモリ5
とバッファメモリ6に代えてフレームメモリ部10が設
けられ、フレームメモリ部10は、ディスプレイ8上の
各表示画素と1対1で対応するメモリ領域を有する主フ
レームメモリ11と、主フレームメモリ11と同じ構造
を有する補助フレームメモリ12と、主フレームメモリ
11より数分の1の大きさを有する属性メモリ13と、
属性メモリ13のメモリの1ドットを主フレームメモリ
11と補助フレームメモリ12の数ドットに対応させる
倍率レジスタ14と、主フレームメモリ11, 補助フ
レームメモリ12, 属性メモリ13の値の論理演算を
指定する論理演算指定レジスタ15と、この論理演算指
定レジスタ15の指定に基づき主フレームメモリ11、
補助フレームメモリ12、属性メモリ13の値の論理演
算を行う信号合成部16とから構成される。
【0015】次に動作について説明する。本装置は、デ
ィスプレイ8に表示すべき画像データを格納するメモリ
として主フレームメモリ11の他に補助フレームメモリ
12を持ち、さらに、複数のフレームメモリからディス
プレイ8への表示方法を指定する属性メモリ13をもつ
。これらの各メモリに格納されている画像データは順次
信号合成部16へ送られる。信号構成部16では、各メ
モリから送られてくるデータに対し、論理演算指定レジ
スタ15で選択された論理演算を実施する。この結果は
表示制御部を通してディスプレイ画面上に表示される。 この時、倍率レジスタ14により主フレームメモリ11
、補助フレームメモリ12上のドットと属性メモリ13
上のドットとの対応関係を設定できる。
【0016】図3は信号合成部16における表示信号合
成の説明図である。同図において、主フレームメモリ1
1, 補助フレームメモリ12上の縦横2ドット(2×
2)づつの領域が属性メモリ13の1ドットに対応して
いることを示す。すなわち、倍率レジスタ14の倍率は
2である。
【0017】また、本実施例では論理演算として次式を
行う。 D=M・A+S・A  ……(1) Mは主フレームメモリ11の画素メモリ、Sは補助フレ
ームメモリ12の画素メモリ、Aは属性メモリに倍率レ
ジスタ14により倍率掛けて主フレームメモリ11, 
補助フレームメモリ12と同じ大きさにしたメモリ領域
の画素メモリ、AはAの値を反転した値である。Dはデ
ィスプレイ8に表示される合成メモリを示す。
【0018】属性メモリ13のビットが立っている領域
(つまり1となっている領域)については対応する補助
フレームメモリ12の内容が表示され、それ以外の領域
(ビットが0となっている領域)では対応する主フレー
ムメモリ11の内容がディスプレイ8上に表示される。
【0019】図4、図5はオーバーラップしてウィンド
ウを表示する場合を示す図である。(a)は主フレーム
メモリ11上に×で示す画像が書き込まれ、補助フレー
ムメモリ12と属性メモリ13には何も書き込まれてい
ないのでディスプレイ8上には主フレームメモリ11の
みが表示されていることを示す。(b)は補助フレーム
メモリ12上に2重の長方形で示したウィンドウを書き
込んだ状態を示す。(c)は属性メモリ13に補助フレ
ームメモリ12のウィンドウに対応する領域にビットを
立て、ディスプレイ8上にウィンドウをオーバーラップ
表示した状態を示す。(d)は属性メモリ13のビット
を立てた領域を消去することにより、ウィンドウ表示を
消去した状態を示す。(e)は複雑なオーバーラップ表
示を示す。
【0020】図6はウィンドウを2つディスプレイ8上
に表示した場合を示す。補助フレームメモリ12上にウ
ィンドウを2つ描画し、属性メモリ13のこれに対応し
た位置のビットを立てることにより2つのウィンドウを
ディスプレイ8上に表示することができる。このように
すれば複数のウィンドウを表示することが可能となる。
【0021】図7は論理演算式(1)を操作することに
より主フレームメモリ11と補助フレームメモリ12の
内容を表示させたり、消去させたりした場合を示す。(
a)は主フレームメモリ11には×で示す画像が描画さ
れ、補助フレームメモリ12には+で示す画像が描画さ
れている状態を示す。(b)はD=0とした場合でディ
スプレイ8の表示を「クリア」した状態を表す。(c)
はD=Mとした場合で主フレームメモリ11の画像をデ
ィスプレイ8に表示し、(d)はD=Sで補助フレーム
メモリ12の画像をディスプレイ8上に表示した状態を
示す。(e)はD=M+Sで主フレームメモリ11と補
助フレームメモリ12の画像を重ね合わせた状態を示す
【0022】図8は、属性メモリ13のマスク作用の例
を示した図である。属性メモリ13上に色々のマスクを
描画することにより、マスクされた領域の主フレームメ
モリ11の内容は表示されず、これに代わって補助フレ
ームメモリ12の内容が表示される。 (a)は主フレームメモリ11と補助フレームメモリ1
2に描画された状態を示す。 (b)〜(d)は属性メモリ13にマスクを描画した状
態を示し、黒で示すマスク領域は補助フレームメモリ1
2の内容が表示され、それ以外は主フレームメモリ11
の内容が表示される。(e)は属性メモリ13を全てマ
スクした状態で、このときは補助フレームメモリ12の
内容が表示される。
【0023】本実施例は次のような効果を有する。■属
性メモリ13上の領域のビットを立てたりクリアするだ
けで、オーバーラップウィンドウの表示、消去を制御で
きるため、画面処理の高速動作が可能である。■信号合
成部16は論理演算機能を用いて、ウィンドウ表示の外
に、画面のクリア、主フレームメモリ11の内容と補助
フレームメモリ12の内容との表示切り換え、マスク処
理など広い範囲の画像処理を行うことができる。■倍率
レジスタ14により必要な属性メモリ13のサイズを変
更することができる。つまり、属性制御の単位が荒くて
もよい場合は、小さな容量の属性メモリで装置を構成す
ることができる。■従来の装置に、必要な大きさの属性
メモリ13、信号合成部16、倍率レジスタ14、論理
演算指定レジスタ15を付加しただけで本実施例を構成
することができ、安価に実現できる。
【0024】
【発明の効果】以上の説明から明らかなように、本発明
は主フレームメモリと補助フレームメモリの内容を論理
演算を用いて合成するので、画像表示の変化を高速に行
うことができる。
【図面の簡単な説明】
【図1】本発明の原理を説明する図
【図2】本発明の実施例の構成を示すブロック図
【図3
】表示信号合成の説明図
【図4】ウィンドウの表示を説明する図
【図5】図4の
続きの説明と複雑な表示の一例を示す図
【図6】ウィン
ドウを2つ表示する場合の説明図
【図7】主フレームメ
モリと補助フレームメモリの組み合わせを表示する説明
【図8】マスクを用いて表示を制御する場合の説明図

図9】従来の装置の構成を示すブロック図
【図10】従
来装置におけるウィンドウ・オーバーラップ表示の説明
【符号の説明】
10  フレームメモリ部 11  主フレームメモリ 12  補助フレームメモリ 13  属性メモリ 14  倍率レジスタ 15  論理演算指定レジスタ 16  信号合成部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  ディスプレイ上の各画素に対応する画
    素対応メモリより構成されるメモリ領域を有する主フレ
    ームメモリと、この主フレームメモリと同じメモリ領域
    を有する補助フレームメモリと、前記画素対応メモリに
    対応したメモリであるフレーム対応メモリより構成され
    るメモリ領域を有する属性メモリと、前記フレーム対応
    メモリのある範囲のメモリが所定の値を示したときは、
    この値を示すフレーム対応メモリに対応する補助フレー
    ムメモリの画素対応メモリの値と前記ある範囲外のメモ
    リで前記所定の値を示さないフレーム対応メモリに対応
    する主フレームメモリの画素対応メモリの値をディスプ
    レイ上に表示する信号合成部とを備えたことを特徴とす
    る表示装置。
  2. 【請求項2】  前記フレーム対応メモリの1個が前記
    画素対応メモリの複数個に対応するようしたことを特徴
    とする請求項1記載の表示装置。
JP3123492A 1991-05-28 1991-05-28 表示装置 Pending JPH04349495A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3123492A JPH04349495A (ja) 1991-05-28 1991-05-28 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3123492A JPH04349495A (ja) 1991-05-28 1991-05-28 表示装置

Publications (1)

Publication Number Publication Date
JPH04349495A true JPH04349495A (ja) 1992-12-03

Family

ID=14861972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3123492A Pending JPH04349495A (ja) 1991-05-28 1991-05-28 表示装置

Country Status (1)

Country Link
JP (1) JPH04349495A (ja)

Similar Documents

Publication Publication Date Title
US6885377B2 (en) Image data output controller using double buffering
US5157768A (en) Method and apparatus for displaying context sensitive help information on a display
US6633305B1 (en) System and method for magnifying and editing images
US5155806A (en) Method and apparatus for displaying context sensitive help information on a display
JPH056197B2 (ja)
JPH0421198B2 (ja)
JPS6329290B2 (ja)
EP0231061B1 (en) Improvements in or relating to graphic display systems
JPH04142661A (ja) 情報処理装置
JPH022599A (ja) スクロール画面表示方法及び装置
JPH04349495A (ja) 表示装置
JPH06149533A (ja) 表示領域外セグメントの描画処理を削減したセグメント高速描画方式
KR960002974B1 (ko) Z버퍼 메모리를 사용한 윈도우(window)확장장치
JP2508544B2 (ja) グラフィックディスプレイ装置
JPS63104085A (ja) デイスプレイ装置
JPS6177977A (ja) 画像処理装置
JPS6035075B2 (ja) Crt表示装置
JP2005031510A (ja) 情報処理装置
JPH0245878A (ja) 対話型cadシステム
JPH058435B2 (ja)
JPS63142390A (ja) 表示装置
JPH1027086A (ja) 表示装置
JPH0338722A (ja) 表示装置
JPH0661060B2 (ja) 画像表示制御装置
JPH0227451A (ja) データ管理装置