JPH04348593A - 薄膜ユニット接合装置 - Google Patents

薄膜ユニット接合装置

Info

Publication number
JPH04348593A
JPH04348593A JP12086691A JP12086691A JPH04348593A JP H04348593 A JPH04348593 A JP H04348593A JP 12086691 A JP12086691 A JP 12086691A JP 12086691 A JP12086691 A JP 12086691A JP H04348593 A JPH04348593 A JP H04348593A
Authority
JP
Japan
Prior art keywords
thin film
film unit
units
fixing
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12086691A
Other languages
English (en)
Inventor
Ryuji Watanabe
隆二 渡辺
Osamu Miura
修 三浦
Kunio Miyazaki
邦夫 宮崎
Katsuhiko Shioda
塩田 勝彦
Yukio Ogoshi
大越 幸夫
Masanari Hirasawa
賢斉 平沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12086691A priority Critical patent/JPH04348593A/ja
Publication of JPH04348593A publication Critical patent/JPH04348593A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子計算機用のLSI搭
載実装基板の製造装置に係り、特に、セラミック基板上
にポリイミドのような有機膜を絶縁層とし、薄膜プロセ
スによって形成される高多層薄膜配線実装基板の製造装
置に関する。
【0002】
【従来の技術】電子計算機に用いる実装用のモジュール
基板は、信号伝送の高速化を図るため、基板内での信号
遅延をできるだけ小さくすることが重要な課題となって
いる。従来は主として、WやMoなどの配線層をセラミ
ック厚膜プロセスの積層焼結法により形成した厚膜基板
が用いられてきている。しかし、高速化を図るために、
最近ではセラミック基板上に誘電率の低いポリイミドを
層間絶縁膜とし、高導電性のCuやAlを導体層とした
多層薄膜配線基板が注目されつつあり、この薄膜配線に
よれば、信号の高速伝送化が期待され、薄膜プロセスに
より高密度実装が可能となる。
【0003】しかし、近年、計算機の高性能化はますま
す進み、実装ゲート数の増大も著しく、これに対応する
には薄膜配線方式を採用しても配線層数の増大が必要と
される。薄膜多層配線技術については、すでにいくつか
報告され、個々の技術については良く知られている。高
多層配線は、一般に、逐次積層方式が採用されている。 つまり、基本的にはセラミック基板や、Si基板上にC
u,Alなどの導体層を形成、スルーホール及びポリイ
ミド層のパターニングをフォトリソ技術によって形成し
、それぞれを電気的な接続を図っている。この薄膜プロ
セスは周知のように配線の微細化には好適であるが、導
体層と絶縁層の一層ずつをスルーホールを介して接続す
るため、積層数が十ないし二十層もの高多層配線を形成
するには膨大な時間を必要とする難点がある。更に、こ
れらが仮に、最終に近いプロセス段階で不良を生じた場
合を考えると、多くの労力と費用を無駄にする可能性が
ある。これらは製品の歩留まりとも関係し、製品コスト
を高くするという問題を含んでいる。
【0004】そこで、これらの問題を解消するために、
多層膜を四,五層の薄膜ユニットに分割し、これらのユ
ニットをバンプ接続するということで多層化を達成しよ
うとする内容の特許(特願平2−42468号)が開示
されている。ユニット接続法によれば、製品の生産性が
格段に向上することが予想される。しかし、薄膜ユニッ
トのパッド上に形成した微小の多点バンプと、相対する
ユニットの微小パッドを正確に位置合わせするという方
法及びそのような装置は知られていない。また、位置合
わせ後、いかに薄膜ユニットを仮止め,固定するか、あ
るいはそれらの圧接をいかに行うか等についても系統立
てた方法が明らかにされていない。
【0005】
【発明が解決しようとする課題】本発明の目的は、薄膜
層数の多い基板でも歩留まり良く、生産性の高い高多層
配線基板を作るための薄膜ユニット接合装置を提供する
ことにある。
【0006】
【課題を解決するための手段】このようなユニット接続
の課題を解決するためには、大きく分けて、(1)整合
,(2)固定,(3)圧接の三段階操作を高精度、且つ
、高効率に作業できるように改良する必要があり、望ま
しくは、これらの操作が自動処理できる装置であること
が重要である。つまり、上,下ユニットの高精度な位置
決めを行うには、作業者の技術力や感による操作を無く
し、大量の作業に対しても、一定の位置精度を保つこと
が要求される。このためには、本発明の薄膜ユニットの
場合では、図1の(a)及び(b)に示すような、光学
的な位置制御方式による整合が最も信頼性が高く、且つ
、自動化しやすい方法であることが分かった。すなわち
、具体的には複数個のCCDカメラ4,4′,5,5′
により相対する上下薄膜ユニット1,1′上の合わせマ
ークもしくは、薄膜配線パターンを読み取り、それぞれ
の位置認識を行い、パソコン等を用い、互いの位置ずれ
に補正をかける方法である。とくに好適な位置決めは、
上,下ユニット膜のそれぞれの合わせマークの重心座標
を求め、コンピュータ制御により位置ずれに対するフィ
ードバックをかける方法が良い。具体的には、(b)図
で下方のCCDカメラ4′,5′により上ユニット1′
の合わせマークを読み取り、この座標を認識後、別途、
読み取りしておいた(a)図の下ユニット1の合わせマ
ークの座標位置に移動,重ねあわせする方法である。こ
のパターン認識−制御方法によれば、他にはX−Yステ
ージ3,3′の繰返し位置決め精度のみに依存し、ステ
ージ精度に応じた自動位置決め操作が可能となる。
【0007】次に位置決め後の上下ユニット膜1,1′
の固定(仮止め)が重要である。いかに高精度に位置合
わせしようとも、圧接操作までの間に上記合わせ位置が
ずれてしまっては何にもならない。固定法としては種々
の方法が上げられるが、作業性が良いということを前提
とし、重要なことは、ユニット膜のダメージや再び位置
ずれを起こさせないためにも、薄膜ユニットに無理な衝
撃や応力をかけない方式であるということが必要である
。図2に本発明の薄膜ユニット1,1′及びサンプルホ
ルダ2,2′の固定方法の断面概略を示す。本方法では
、基本的には真空吸着力により薄膜ユニット1,1′及
びサンプルホルダ2,2′の装着固定を行う。すなわち
、ステージ3,3′の中央部には二重管式の真空吸着孔
が設けられ、内管では薄膜ユニット1,1′を吸引し、
且つ外管ではサンプルホルダ2,2′を吸引固定する。 このように吸引した状態で上下薄膜ユニット1,1′間
ギャップを約100〜1000μmに保ちながら位置合
わせを行う。接続後、確実な電気的な導通特性を得には
、位置合わせ精度は少なくとも接続パッド径の±5%以
上の確度で行われることが望ましい。つまり、パッド径
が100μmならば、±5μm以上の誤差範囲に収まる
ことが必要とみられる。更に位置合わせ後の上下サンプ
ルホルダ2,2′の仮止め固定法としては、図2に示す
ように、サンプルホルダ2,2′端部に設けられたマグ
ネット12及び軟鉄リング11から構成されるマグネッ
チックチャッキングによる、いわゆる、磁気吸引力によ
り吸引し、密着固定する。サンプルホルダのチャッキン
グ操作はマグネット12を軟鉄リング側に垂直に立てれ
ばよく、逆に引き剥がすにはマグネット12を水平にす
ればよい。このマグネチックチャックを施せば、もはや
真空吸引は不要となり、この段階で上下ステージ3,3
′から密着させたサンプルホルダ2,2′を取り出すこ
とができる。
【0008】次に、圧接工程に導かれるが、圧接は上記
サンプルホルダ2,2′を介し加圧接合する操作である
。つまり、これ以降はいかにスムーズにサンプルホルダ
2,2′を真空ホットプレス中に搬送し、平行加圧する
かにかかる。本発明では、作業効率を上げるため、ロー
ドロックのゲートバルブを介しサンプルホルダを搬入す
る方式である。つまり、その都度メインチャンバを開け
ずに、非酸化性雰囲気(真空,不活性ガス,還元性ガス
)でバンプ接続を連続的に実施できるような構造ととす
ることが望ましい。
【0009】圧接用の加圧ギャップ(上ボルスタ7−下
ボルスタ8間隙)のコントロールも非常に重要であり、
これも経験的ではあるが、バンプ高さの±5%以下の誤
差範囲に収まる平行度が要求される。このためには、望
ましくはギャップモニタ及びギャップコントローラを取
付け、ボルスタ端部に複数個の補助加圧機構を付加する
とよい。ちなみに、バンプ高さが100μm程度であれ
ば、おおよそ±5μmの平行度を有するホットプレス装
置が必要である。加熱機構はとくに限定されるものでは
ないが、最も構造が簡単で、比較的均熱部を広くとりや
すい方式として、シースタイプのブロックヒータ埋込型
のホットプレート構造が上げられる。これはプレス面で
直接加熱できる点で熱効率が良く、また外熱ヒータ(円
筒上ヒータ)のような側壁がないため、側面からサンプ
ルホルダを連続的に出し入れしやすいという利点もある
【0010】
【作用】薄膜配線を複数の配線層をもつユニット分け、
ユニット間を接続パッドを介して接続する構造とした薄
膜配線ユニット接続装置を実現できる。この装置によれ
ば、超高多層薄膜の積層に対しても、殆んど、自動化シ
ステムにより所定層数の積み上げが可能である。同時に
、ユニット接続を行う前に、良品と不良品をユニット別
に検査でき、最終歩留まりを大幅に向上できる。また、
各ユニットを並列して作製するこにより、量産化にも適
し、実装基板の作製の時間を大幅に短縮できる。
【0011】
【実施例】以下、本発明を図面を用いて詳細に説明する
【0012】図3は、本発明のユニット接続装置による
接合実験用のサンプルの作製工程を示す。厚さ2mmの
Siウエハの仮基板21上に形成されたCu配線22と
ポリイミド絶縁膜23から構成される薄膜ユニット24
の最上部の接続パッド25表面上にAuバンプ26を形
成する。
【0013】Auバンプ径は100μm、ピッチは25
0μmとした。次に、バンプの高さばらつきを抑えるた
め、加圧力は100g/バンプのスタンピング処理を行
い、バンプ高さ50μm±0.5μmのAuバンプ17
を得た。
【0014】次に表面にメタライズ(Ni,Au,Sn
の三層で形成、各々の膜厚1μm,1μm,0.2μm
)層28をもち、タングステンから成る内層配線29を
持つ10cm角サイズのセラミック基板30と薄膜ユニ
ットとの熱圧着を行った。加熱温度は280℃で保持時
間は10min 、加圧力は30g/バンプとした。次
に、薄膜ユニットが形成されている仮基板をふっ硝酸で
エッチング除去した後、薄膜ユニットの最上層に表面層
31を形成し、さらに表面層上にハンダバンプ32をC
CBでLSI33をフェィスダウン方式で搭載し、所定
の実装基板34を得た。
【0015】図4は本発明に基づく多層薄膜ユニットを
接合した実装基板の断面図を示している。図3の作製工
程を用い、薄膜ユニット35,36,37を三組内層配
線38をもつセラミック基板39上に積層し、最上層に
LSI40をはんだ41で接続している。
【0016】
【発明の効果】本発明により、大型計算機用薄膜ユニッ
ト積層方式の高密度実装モジュール基板の製造装置を提
供することができる。
【図面の簡単な説明】
【図1】薄膜ユニット接合装置の説明図。
【図2】本発明に基づく薄膜ユニットの基板吸着及び整
合後の断面図。
【図3】本発明に基づく実装基板接合装置による接合実
験用サンプルの作製工程の説明図。
【図4】本発明に基づくユニット接合装置によリ多層薄
膜ユニットを接合後の実装基板の断面図。
【符号の説明】
1…下薄膜ユニット、1′…上薄膜ユニット、2…下部
サンプルホルダ、2′…上部サンプルホルダ、3…下部
ステージ、3′…上部ステージ、4,5…下部CCDカ
メラ、4′,5′…上部CCDカメラ、6…ゲートバル
ブ、7…上ボルスタ、8…ボルスタ。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】少なくとも一層以上の薄膜配線部からなる
    薄膜ユニット、前記薄膜ユニットを上下相対させて光学
    的に整合する手段と、整合後、前記薄膜ユニットを相互
    に固定する手段と、前記薄膜ユニットを加熱,圧接する
    手段とから構成されることを特徴とする薄膜ユニット接
    合装置。
  2. 【請求項2】請求項1において、前記薄膜ユニットの合
    わせマークもしくはパッド位置をパターン認識機構によ
    る自動整合機能を付加した前記光学的整合手段を設けた
    薄膜ユニット接合装置。
  3. 【請求項3】請求項1において、前記薄膜ユニットの固
    定用真空吸着孔をもつサンプルホルダ、前記サンプルホ
    ルダの固定用真空吸着孔をもつX−Yステージよりなる
    固定手段と、前記薄膜ユニットの固定用サンプルホルダ
    がマグネットチャック方式による仮止め固定である薄膜
    ユニット接合装置。
  4. 【請求項4】請求項1において、前記薄膜ユニットの加
    熱,圧接用の炉内が不活性ガスもしくは真空の可変雰囲
    気である薄膜ユニット接合装置。
JP12086691A 1991-05-27 1991-05-27 薄膜ユニット接合装置 Pending JPH04348593A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12086691A JPH04348593A (ja) 1991-05-27 1991-05-27 薄膜ユニット接合装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12086691A JPH04348593A (ja) 1991-05-27 1991-05-27 薄膜ユニット接合装置

Publications (1)

Publication Number Publication Date
JPH04348593A true JPH04348593A (ja) 1992-12-03

Family

ID=14796895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12086691A Pending JPH04348593A (ja) 1991-05-27 1991-05-27 薄膜ユニット接合装置

Country Status (1)

Country Link
JP (1) JPH04348593A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314249A (ja) * 2001-04-11 2002-10-25 Mitsubishi Electric Corp 多層基板の製造方法
JP3708133B2 (ja) * 1997-01-29 2005-10-19 大日本印刷株式会社 多層配線基板の製造方法、多層配線基板の製造装置、および多層配線基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708133B2 (ja) * 1997-01-29 2005-10-19 大日本印刷株式会社 多層配線基板の製造方法、多層配線基板の製造装置、および多層配線基板
JP2002314249A (ja) * 2001-04-11 2002-10-25 Mitsubishi Electric Corp 多層基板の製造方法

Similar Documents

Publication Publication Date Title
US5427301A (en) Ultrasonic flip chip process and apparatus
JP4821091B2 (ja) ウェハの接合装置
KR100691035B1 (ko) 인프린트 방법 및 인프린트 장치
US5174021A (en) Device manipulation apparatus and method
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
US9120169B2 (en) Method for device packaging
JPH1092874A (ja) 導電性接触パツド接続方法
KR101377812B1 (ko) 칩을 웨이퍼에 본딩하기 위한 방법
KR20130115323A (ko) 회로화되고 유연한 유기성 기판에 고밀도 다중레벨 박막을 전사하고 전기적으로 결합하는 방법 및 연관된 디바이스
US6090633A (en) Multiple-plane pair thin-film structure and process of manufacture
KR20160029867A (ko) 웨이퍼에 칩을 본딩하는 방법
JP3999945B2 (ja) 半導体装置の製造方法
JP2002100728A (ja) チップ部品組立体の製造方法
JP2002343934A5 (ja)
JPH04348593A (ja) 薄膜ユニット接合装置
US20130032270A1 (en) Thermal compression bonding with separate bond heads
JP3111590B2 (ja) 多層回路の製造方法
US6168971B1 (en) Method of assembling thin film jumper connectors to a substrate
JP2001338946A (ja) チップ実装方法
JPH03101142A (ja) 半導体装置の製造方法
TWI814612B (zh) 基板之電子元件植入方法及裝置
JP2001007236A (ja) ウェハー状積層体および半導体素子パッケージならびにウェハー状積層体の製造方法
JP2004319607A (ja) 多層配線回路基板とその製造方法
TW201108370A (en) Flip-chip package structure and aligning method thereof
JP6902291B2 (ja) ボンディング装置及びボンディング方法