JPH04345225A - 無線端局装置 - Google Patents
無線端局装置Info
- Publication number
- JPH04345225A JPH04345225A JP11779791A JP11779791A JPH04345225A JP H04345225 A JPH04345225 A JP H04345225A JP 11779791 A JP11779791 A JP 11779791A JP 11779791 A JP11779791 A JP 11779791A JP H04345225 A JPH04345225 A JP H04345225A
- Authority
- JP
- Japan
- Prior art keywords
- ptr
- output
- line
- switching
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 claims abstract description 13
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 claims abstract description 13
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 abstract description 10
- 230000008030 elimination Effects 0.000 abstract 2
- 238000003379 elimination reaction Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 8
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 238000005562 fading Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は新しく標準化されたディ
ジタル多重伝送システムの同期ディジタルハイアラーキ
ＳＤＨ （Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ
Ｈｉｅｒａｒｃｈｙ）に対応し、それぞれ互に同期し
た２系（０系，１系） の時分割の多重化信号を入力し
符号処理して無線伝送する Ｎ個の現用回線の各出力と
１個の予備回線の出力との回線切替の機能を有するデ
ィジタル無線端局装置に関する。
ジタル多重伝送システムの同期ディジタルハイアラーキ
ＳＤＨ （Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ
Ｈｉｅｒａｒｃｈｙ）に対応し、それぞれ互に同期し
た２系（０系，１系） の時分割の多重化信号を入力し
符号処理して無線伝送する Ｎ個の現用回線の各出力と
１個の予備回線の出力との回線切替の機能を有するデ
ィジタル無線端局装置に関する。
【０００２】
【従来の技術】ＳＤＨ対応のディジタル無線端局装置は
、回線品質および回線信頼度を向上させる為に、主信号
に影響を及ぼす構成回路はすべて、図４のブロック図に
示す如く、２系即ち ０系，１系をもち， 無線回線は
Ｎ個の現用回線に対し １個の予備回線をもつ冗長構
成となっている。そして片方例えば ０系から他方 １
系へ切替や各現用回線から予備回線への回線切替と其の
逆の切戻時には、多重化信号の先頭位置を示すアドレス
情報であるポインタＰＴＲを新しく付替える ０系，１
系の ＰＴＲ付替器、０系，１系の ＰＴＲ切替器から
出力の一方を選択する送信側の ０系，１系の切替のセ
レクタＳＥＬ１や受信側で無線の各現用回線の出力を予
備回線の出力へ切替える回線切替器ＨＳＷ ， システ
ム切替のセレクタＳＥＬ２には、主信号や制御信号等に
影響を与えない事が要求されている。即ち、送信側の
０系，１系の切替のセレクタＳＥＬ１の後の現用回線と
予備回線の各送信側符号処理部は、先に入力信号のフレ
ーム同期や誤り監視等の制御信号であるセクションオー
バヘッドＳＯＨ を除去し， ポインタＰＴＲを終端し
， 新ポインタＰＴＲを付け替えた出力の ０系と１系
の一方をセレクタＳＥＬ１で選択し、選択した信号に対
して、新セクションオーバヘッドＳＯＨ を挿入して送
信する。そして該送信信号を受信する受信側では、例え
ば現用回線ＴＰ１ の受信信号のセクションオーバヘッ
ドＳＯＨを除去しフレーム同期をとったフレーム同期部
の出力を， 予備回線ＳＰのフレーム同期部の出力に切
替える回線切替器ＨＳＷ は、両出力の互の位相が一致
し無瞬断のヒットレスの同期切替が要求されている。そ
して受信符号処理部では、現用回線ＴＰ １のポインタ
ＰＴＲを終端するＰＴＲ終端器の ０系，１系の各出力
を， 予備回線ＳＰの同様の ＰＴＲ終端器の出力に切
替えるセレクタＳＥＬ２により、受信側のシステム切替
が行われ、０ 系，１系とも、各セレクタＳＥＬ２の出
力のポインタＰＴＲを付替える ＰＴＲ付替器，セクシ
ョンオーバヘッドＳＯＨ を挿入する ＳＯＨ挿入器を
通り、並／直変換器Ｐ／Ｓ，電気／光変換器Ｅ／Ｏ を
経て、外部へ出力する構成となっている。
、回線品質および回線信頼度を向上させる為に、主信号
に影響を及ぼす構成回路はすべて、図４のブロック図に
示す如く、２系即ち ０系，１系をもち， 無線回線は
Ｎ個の現用回線に対し １個の予備回線をもつ冗長構
成となっている。そして片方例えば ０系から他方 １
系へ切替や各現用回線から予備回線への回線切替と其の
逆の切戻時には、多重化信号の先頭位置を示すアドレス
情報であるポインタＰＴＲを新しく付替える ０系，１
系の ＰＴＲ付替器、０系，１系の ＰＴＲ切替器から
出力の一方を選択する送信側の ０系，１系の切替のセ
レクタＳＥＬ１や受信側で無線の各現用回線の出力を予
備回線の出力へ切替える回線切替器ＨＳＷ ， システ
ム切替のセレクタＳＥＬ２には、主信号や制御信号等に
影響を与えない事が要求されている。即ち、送信側の
０系，１系の切替のセレクタＳＥＬ１の後の現用回線と
予備回線の各送信側符号処理部は、先に入力信号のフレ
ーム同期や誤り監視等の制御信号であるセクションオー
バヘッドＳＯＨ を除去し， ポインタＰＴＲを終端し
， 新ポインタＰＴＲを付け替えた出力の ０系と１系
の一方をセレクタＳＥＬ１で選択し、選択した信号に対
して、新セクションオーバヘッドＳＯＨ を挿入して送
信する。そして該送信信号を受信する受信側では、例え
ば現用回線ＴＰ１ の受信信号のセクションオーバヘッ
ドＳＯＨを除去しフレーム同期をとったフレーム同期部
の出力を， 予備回線ＳＰのフレーム同期部の出力に切
替える回線切替器ＨＳＷ は、両出力の互の位相が一致
し無瞬断のヒットレスの同期切替が要求されている。そ
して受信符号処理部では、現用回線ＴＰ １のポインタ
ＰＴＲを終端するＰＴＲ終端器の ０系，１系の各出力
を， 予備回線ＳＰの同様の ＰＴＲ終端器の出力に切
替えるセレクタＳＥＬ２により、受信側のシステム切替
が行われ、０ 系，１系とも、各セレクタＳＥＬ２の出
力のポインタＰＴＲを付替える ＰＴＲ付替器，セクシ
ョンオーバヘッドＳＯＨ を挿入する ＳＯＨ挿入器を
通り、並／直変換器Ｐ／Ｓ，電気／光変換器Ｅ／Ｏ を
経て、外部へ出力する構成となっている。
【０００３】
【発明が解決しようとする課題】上述の従来の ＳＤＨ
対応のディジタル無線端局装置は、受信側の回線切替器
ＨＳＷにおける同期切替を実現する為に、送信側の ０
系，１系のセレクタＳＥＬ１による切替の前にＰＴＲ
付替器を配置していたので、その送信側の ０系，１系
の切替のセレクタＳＥＬ１により、受信側のシステム切
替のセレクタＳＥＬ２における予備回線ＳＰの ＰＴＲ
終端器の出力と、現用回線ＴＰ １の ＰＴＲ終端器の
０系，１系の各出力との間に位相差が生じて、受信側
のシステム切替のセレクタＳＥＬ２における無瞬断のヒ
ットレス切替が困難であった。又、受信側のシステム切
替のセレクタＳＥＬ２もその回路規模が膨大となる為に
、０ 系出力と １系出力との間にも位相差が生じて、
無瞬断の切替が容易でなくなるという問題があった。本
発明の目的は、受信側のシステム切替における予備回線
ＳＰの出力と各現用回線ＴＰ １の ０／１系の各出力
との間に位相差を生ぜず、無瞬断でヒットレスの切替が
可能であり回路規模も膨大とならないディジタル無線端
局装置を提供することにある。
対応のディジタル無線端局装置は、受信側の回線切替器
ＨＳＷにおける同期切替を実現する為に、送信側の ０
系，１系のセレクタＳＥＬ１による切替の前にＰＴＲ
付替器を配置していたので、その送信側の ０系，１系
の切替のセレクタＳＥＬ１により、受信側のシステム切
替のセレクタＳＥＬ２における予備回線ＳＰの ＰＴＲ
終端器の出力と、現用回線ＴＰ １の ＰＴＲ終端器の
０系，１系の各出力との間に位相差が生じて、受信側
のシステム切替のセレクタＳＥＬ２における無瞬断のヒ
ットレス切替が困難であった。又、受信側のシステム切
替のセレクタＳＥＬ２もその回路規模が膨大となる為に
、０ 系出力と １系出力との間にも位相差が生じて、
無瞬断の切替が容易でなくなるという問題があった。本
発明の目的は、受信側のシステム切替における予備回線
ＳＰの出力と各現用回線ＴＰ １の ０／１系の各出力
との間に位相差を生ぜず、無瞬断でヒットレスの切替が
可能であり回路規模も膨大とならないディジタル無線端
局装置を提供することにある。
【０００４】
【課題を解決するための手段】この目的は、図１の原理
図に示す如く、入力の０系，１系の信号のセクションオ
ーバヘッドＳＯＨ を除去しポインタＰＴＲ を終端し
た多重化信号に夫々新しいポインタＰＴＲ を付替える
ＰＴＲ付替器を、送信側の ０系，１系のセレクタＳ
ＥＬ１による切替の後に配置し、該切替の後の予備回線
ＳＰの送信符号処理部に新ポインタＰＴＲ の処理の為
に入力する信号と其のシフト出力との間の遅延時間をプ
ログラムで制御できるプログラマブル・シフトレジスタ
（Ｐ．Ｓ．Ｒ） １ と、そのプログラムを予め記憶し
て置くメモリＲＯＭ ２とを具え、又予備回線ＳＰと
各現用回線ＴＰ １の両送信符号処理部の間に該予備回
線ＳＰと各現用回線ＴＰ １とが互の位相差を無くすよ
うに制御する制御情報を転送する為の制御バス（ＢＵＳ
）３を具えて前記メモリＲＯＭ に所要のプログラムを
書き込むように構成した本発明によって達成される。
図に示す如く、入力の０系，１系の信号のセクションオ
ーバヘッドＳＯＨ を除去しポインタＰＴＲ を終端し
た多重化信号に夫々新しいポインタＰＴＲ を付替える
ＰＴＲ付替器を、送信側の ０系，１系のセレクタＳ
ＥＬ１による切替の後に配置し、該切替の後の予備回線
ＳＰの送信符号処理部に新ポインタＰＴＲ の処理の為
に入力する信号と其のシフト出力との間の遅延時間をプ
ログラムで制御できるプログラマブル・シフトレジスタ
（Ｐ．Ｓ．Ｒ） １ と、そのプログラムを予め記憶し
て置くメモリＲＯＭ ２とを具え、又予備回線ＳＰと
各現用回線ＴＰ １の両送信符号処理部の間に該予備回
線ＳＰと各現用回線ＴＰ １とが互の位相差を無くすよ
うに制御する制御情報を転送する為の制御バス（ＢＵＳ
）３を具えて前記メモリＲＯＭ に所要のプログラムを
書き込むように構成した本発明によって達成される。
【０００５】
【作用】本発明の無線端局装置では、入力の ０系と
１系の信号のセクションオーバヘッドＳＯＨ を除去し
ポインタＰＴＲ を終端した多重化信号に夫々ポインタ
ＰＴＲ を付替える ＰＴＲ付替器が、送信側のセレク
タＳＥＬ１による ０系と １系の切替の後に配置され
、該切替の後の予備回線ＳＰの送信符号処理部に設けた
プログラマブル・シフトレジスタＰ．Ｓ．Ｒ １が、
新ポインタＰＴＲ の処理の為に入力する信号と其のシ
フト出力との間の遅延時間を、予備回線ＳＰと現用回線
ＴＰ １の両送信符号処理部の間に設けた制御バスＢＵ
Ｓ ３ により予めメモリＲＯＭ ２に書き込んで置
いたプログラムで、予備回線ＳＰと現用回線ＴＰ １が
同期するように互の位相差が無くなるように制御する。 従って受信側の予備回線ＳＰの出力と各現用回線ＴＰ
１の ０／１系出力とのシステム切替のセレクタＳＥＬ
２における予備回線ＳＰの ＰＴＲ終端器の出力と現用
回線ＴＰ １の ＰＴＲ終端器の ０／１系の各出力と
の間に位相差が生じなくなり、無瞬断のシステム切替が
可能となる。そして受信側のシステム切替のセレクタＳ
ＥＬ２の回路規模も膨大とならない。
１系の信号のセクションオーバヘッドＳＯＨ を除去し
ポインタＰＴＲ を終端した多重化信号に夫々ポインタ
ＰＴＲ を付替える ＰＴＲ付替器が、送信側のセレク
タＳＥＬ１による ０系と １系の切替の後に配置され
、該切替の後の予備回線ＳＰの送信符号処理部に設けた
プログラマブル・シフトレジスタＰ．Ｓ．Ｒ １が、
新ポインタＰＴＲ の処理の為に入力する信号と其のシ
フト出力との間の遅延時間を、予備回線ＳＰと現用回線
ＴＰ １の両送信符号処理部の間に設けた制御バスＢＵ
Ｓ ３ により予めメモリＲＯＭ ２に書き込んで置
いたプログラムで、予備回線ＳＰと現用回線ＴＰ １が
同期するように互の位相差が無くなるように制御する。 従って受信側の予備回線ＳＰの出力と各現用回線ＴＰ
１の ０／１系出力とのシステム切替のセレクタＳＥＬ
２における予備回線ＳＰの ＰＴＲ終端器の出力と現用
回線ＴＰ １の ＰＴＲ終端器の ０／１系の各出力と
の間に位相差が生じなくなり、無瞬断のシステム切替が
可能となる。そして受信側のシステム切替のセレクタＳ
ＥＬ２の回路規模も膨大とならない。
【０００６】
【実施例】図２は本発明の実施例の無線端局装置の全体
の構成を示すブロック図であり、図３は其の予備回線の
送信符号処理部に設けるポインタＰＴＲ 付替部のブロ
ック図である。図３の予備回線ＳＰの送信符号処理部の
ポインタＰＴＲ 付替部は、プログラマブル・シフトレ
ジスタＰ．Ｓ．Ｒ １と、その入力信号と其のシフト
出力との間の遅延時間を制御するプログラムプログラム
を予め記憶するメモリＲＯＭ ２と、前記Ｐ．Ｓ．Ｒ
１の出力を書き込み出力するエラスティックメモリ
ＥＳと、該ＥＳの出力を新多重化信号の先頭位置を表す
アドレスであるポインタＰＴＲ とする ＰＴＲ処理器
から構成される。そして回線設定時に、メモリＲＯＭ
２に、送信側のセレクタＳＥＬ１による０／１系の切
替と受信側の現用回線／ 予備回線の回線切替器ＨＳＷ
における同期切替とセレクタＳＥＬ２によるシステム
切替の合計の固定遅延差を予め書き込み登録して置く。 そして現用回線ＴＰ １の出力から予備回線ＳＰの出力
へ切替を行う為に両回線の送端を並列にする所謂る送端
並列時に、メモリＲＯＭ ２から前記の固定遅延差デ
ータを読み出して、前記Ｐ．Ｓ．Ｒ １を制御し、エ
ラスティックメモリＥＳを介して、ＰＴＲ処理器で新ポ
インタＰＴＲ の付替処理を行う。即ち、送信側のセレ
クタＳＥＬ１における ０／１系の切替，現用／ 予備
の回線切替器ＨＳＷ における同期切替， 受信側のセ
レクタＳＥＬ２におけるシステム切替の各切替ポイント
の合計の固定遅延差を考慮し、予備回線ＳＰの送信符号
処理部で、現用回線ＴＰ １の出力と予備回線ＳＰの出
力との間に位相差が無くなるような状態で新ポインタＰ
ＴＲ の付替の処理を行うので、各構成回路のバラツキ
及び無線区間のフェージング等による現用回線ＴＰ１
と予備回線ＳＰのデータの位相差は上記の予備回線にお
ける ＰＴＲ処理によって吸収される。 回線切替時の送端並列時には、ポインタＰＴＲ の値が
同じ値となるように制御バス３ を使用して、新しい多
重化信号の先頭位置を表すアドレス情報等を相手に転送
する。 即ち、送端並列の ＯＮ 時は現用回線から予備回線へ
、ＯＦＦ 時は予備回線から現用回線へ転送する。
の構成を示すブロック図であり、図３は其の予備回線の
送信符号処理部に設けるポインタＰＴＲ 付替部のブロ
ック図である。図３の予備回線ＳＰの送信符号処理部の
ポインタＰＴＲ 付替部は、プログラマブル・シフトレ
ジスタＰ．Ｓ．Ｒ １と、その入力信号と其のシフト
出力との間の遅延時間を制御するプログラムプログラム
を予め記憶するメモリＲＯＭ ２と、前記Ｐ．Ｓ．Ｒ
１の出力を書き込み出力するエラスティックメモリ
ＥＳと、該ＥＳの出力を新多重化信号の先頭位置を表す
アドレスであるポインタＰＴＲ とする ＰＴＲ処理器
から構成される。そして回線設定時に、メモリＲＯＭ
２に、送信側のセレクタＳＥＬ１による０／１系の切
替と受信側の現用回線／ 予備回線の回線切替器ＨＳＷ
における同期切替とセレクタＳＥＬ２によるシステム
切替の合計の固定遅延差を予め書き込み登録して置く。 そして現用回線ＴＰ １の出力から予備回線ＳＰの出力
へ切替を行う為に両回線の送端を並列にする所謂る送端
並列時に、メモリＲＯＭ ２から前記の固定遅延差デ
ータを読み出して、前記Ｐ．Ｓ．Ｒ １を制御し、エ
ラスティックメモリＥＳを介して、ＰＴＲ処理器で新ポ
インタＰＴＲ の付替処理を行う。即ち、送信側のセレ
クタＳＥＬ１における ０／１系の切替，現用／ 予備
の回線切替器ＨＳＷ における同期切替， 受信側のセ
レクタＳＥＬ２におけるシステム切替の各切替ポイント
の合計の固定遅延差を考慮し、予備回線ＳＰの送信符号
処理部で、現用回線ＴＰ １の出力と予備回線ＳＰの出
力との間に位相差が無くなるような状態で新ポインタＰ
ＴＲ の付替の処理を行うので、各構成回路のバラツキ
及び無線区間のフェージング等による現用回線ＴＰ１
と予備回線ＳＰのデータの位相差は上記の予備回線にお
ける ＰＴＲ処理によって吸収される。 回線切替時の送端並列時には、ポインタＰＴＲ の値が
同じ値となるように制御バス３ を使用して、新しい多
重化信号の先頭位置を表すアドレス情報等を相手に転送
する。 即ち、送端並列の ＯＮ 時は現用回線から予備回線へ
、ＯＦＦ 時は予備回線から現用回線へ転送する。
【０００７】
【発明の効果】以上説明した如く、本発明によれば、構
成回路の規模を増加させること無く、各切替器における
無瞬断のヒットレス切替が可能となるので、ＳＤＨ 対
応のディジタルの無線端局装置による伝送信号の品質を
向上する効果が得られる。
成回路の規模を増加させること無く、各切替器における
無瞬断のヒットレス切替が可能となるので、ＳＤＨ 対
応のディジタルの無線端局装置による伝送信号の品質を
向上する効果が得られる。
【図１】 本発明の無線端局装置の基本構成を示す原
理図、
理図、
【図２】 本発明の実施例の無線端局装置の全体の構
成を示すブロック図、
成を示すブロック図、
【図３】 本発明の実施例の無線端局装置の予備回線
の送信符号処理部に設けるポインタＰＴＲ 付替部のブ
ロック図、
の送信符号処理部に設けるポインタＰＴＲ 付替部のブ
ロック図、
【図４】 従来の ＳＤＨ対応の無線端局装置のブロ
ック図である。
ック図である。
１はプログラマブル・シフトレジスタＰ．Ｓ．Ｒ 、２
はメモリＲＯＭ 、３は制御バスである。
はメモリＲＯＭ 、３は制御バスである。
Claims (1)
- 【請求項１】 入力の互に同期した ０系，１系の多
重化信号を入力し処理して無線伝送する Ｎ個の現用回
線の各出力と １個の予備回線の出力との切替を無瞬断
で行うディジタルの無線端局装置であって、入力の ０
系，１系の信号のセクションオーバヘッド（ＳＯＨ）を
除去しポインタ（ＰＴＲ）を終端した多重化信号に夫々
新しいポインタＰＴＲ を付替える ＰＴＲ付替器を、
送信側の ０系と １系の切替（ＳＥＬ１）の後に配置
し、予備回線（ＳＰ）の送信符号処理部に新ポインタ（
ＰＴＲ）の処理の為に該切替器（ＳＥＬ１）からの出力
の遅延時間をプログラムで制御するプログラマブル・シ
フトレジスタ（１） と該プログラムを予め記憶して置
くメモリＲＯＭ（２）と、又予備回線（ＳＰ）上の該プ
ログラマブル・シフトレジスタ（１） の出力及び各現
用回線（ＴＰ１）上の切替器（ＳＥＬ１）からの出力と
に新ポインタ（ＰＴＲ）の付替に必要な相互の位相差を
無くすように制御する制御情報を転送する制御バス（３
）を具えて前記メモリＲＯＭ （２）に書き込むように
したことを特徴とする無線端局装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11779791A JPH04345225A (ja) | 1991-05-23 | 1991-05-23 | 無線端局装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11779791A JPH04345225A (ja) | 1991-05-23 | 1991-05-23 | 無線端局装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04345225A true JPH04345225A (ja) | 1992-12-01 |
Family
ID=14720530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11779791A Withdrawn JPH04345225A (ja) | 1991-05-23 | 1991-05-23 | 無線端局装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04345225A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917584B2 (en) | 2000-09-22 | 2005-07-12 | Fujitsu Limited | Channel reassignment method and circuit for implementing the same |
-
1991
- 1991-05-23 JP JP11779791A patent/JPH04345225A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917584B2 (en) | 2000-09-22 | 2005-07-12 | Fujitsu Limited | Channel reassignment method and circuit for implementing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4477895A (en) | Synchronized protection switching arrangement | |
| US4813037A (en) | Switching system | |
| JPH0897841A (ja) | パス切替伝送装置の制御方法及びパス切替伝送装置 | |
| US5051979A (en) | Method and apparatus for errorless switching | |
| JPH0498917A (ja) | Ａｔｍ伝送路の無瞬断切替方法及び回路 | |
| JPH04345225A (ja) | 無線端局装置 | |
| JP2611805B2 (ja) | 伝送路切替方式 | |
| CA2288578A1 (en) | Hit-less switching pointer aligner apparatus and method | |
| JPH09321723A (ja) | 無瞬断回線切替え装置及び方法 | |
| JPH0746801B2 (ja) | 遅延補償方式 | |
| JP3681448B2 (ja) | ディジタル通信システムの回線切替装置 | |
| JPH01264427A (ja) | 伝送路切替方式 | |
| JPH04267648A (ja) | 無線端局装置 | |
| JP3202286B2 (ja) | Ｓｄｈ光伝送方式における伝送路切替方式 | |
| JPH11103268A (ja) | 無瞬断切替方式 | |
| JPH01263566A (ja) | 伝送遅延差測定方式 | |
| JPH05292111A (ja) | 伝送路切替方法及び装置 | |
| JPH10154972A (ja) | 無瞬断切替方式 | |
| JP2722903B2 (ja) | 同期網無線電送システム | |
| JPH01264426A (ja) | 伝送路切替方式 | |
| JPH04304725A (ja) | 伝送路切替方式 | |
| JPH0661986A (ja) | クロック切替方式 | |
| JPH06334566A (ja) | 無瞬断切替方法 | |
| JPH10303870A (ja) | 系切り替え回路 | |
| JPH01236840A (ja) | 回線切替方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |