JPH04345059A - Surface mount type semiconductor parts - Google Patents
Surface mount type semiconductor partsInfo
- Publication number
- JPH04345059A JPH04345059A JP11764591A JP11764591A JPH04345059A JP H04345059 A JPH04345059 A JP H04345059A JP 11764591 A JP11764591 A JP 11764591A JP 11764591 A JP11764591 A JP 11764591A JP H04345059 A JPH04345059 A JP H04345059A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- soldering
- shape
- circuit board
- semiconductor component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000005476 soldering Methods 0.000 claims abstract description 28
- 229910001285 shape-memory alloy Inorganic materials 0.000 claims abstract description 8
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 238000007689 inspection Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000006071 cream Substances 0.000 description 6
- 230000002950 deficient Effects 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、回路基板であるたとえ
ばプリント配線基板に実装される半導体部品に係り、特
に、半導体部品を構成するリ−ドフレ−ムの改良に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor component mounted on a circuit board, such as a printed wiring board, and more particularly to an improvement in a lead frame constituting the semiconductor component.
【０００２】0002
【従来の技術】面実装型半導体部品（いわゆる、フラッ
トパッケージ型ＩＣ：ＦＰＩＣと呼ばれる）の一例とし
て、図３に示すようなものがある。この半導体部品１は
、普通、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐ
ａｃｋａｇｅ）と呼ばれており、２方向にＧｕｌｌ−Ｗ
ｉｎｇ型のリードフレームａ…を突出させ、樹脂モール
ドされた構造である。上記リードフレームａ…が突出す
るモールド樹脂ｂは、半導体素子ｃとリードフレームａ
の基板部とが、たとえばＡｕワイヤによって電気的に接
続されてなる。これは、小型、薄型で、ＤＩＰ（Ｄｕａ
ｌｌ ｉｎｌｉｎｅＰａｃｋａｇｅ）型よりも大幅に
実装面積が少なくてすむ特徴がある。2. Description of the Related Art An example of a surface-mounted semiconductor component (so-called flat package IC: FPIC) is shown in FIG. This semiconductor component 1 is usually SOP (Small Outline P).
Gull-W in two directions.
It has a structure in which an ing-type lead frame a protrudes and is molded with resin. The mold resin b from which the lead frames a... protrude includes the semiconductor element c and the lead frame a.
are electrically connected to the substrate portion by, for example, Au wires. This is small, thin, DIP (Dua
It has the feature that it requires significantly less mounting area than the ll inlinePackage) type.
【０００３】この他の面実装型半導体部品として、ＱＦ
Ｐ（Ｑｕａｄ ＦｌａｔＰａｃｋａｇｅ）と呼ばれる
、４方向にＧｕｌｌ−Ｗｉｎｇ型のリードフレームを突
出させ、樹脂モールドされたものがある。これは、さら
に小形、薄型で、１００以上の多ピン化が可能であると
ころから、特に高密度実装に有利なものである。QF is another surface-mounted semiconductor component.
There is a type called P (Quad FlatPackage) which has a Gull-Wing type lead frame protruding in four directions and is molded with resin. This is particularly advantageous for high-density packaging because it is smaller, thinner, and can have more than 100 pins.
【０００４】あるいは、ＰＬＣＣ（Ｐｌａｓｔｉｃ
Ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ）と呼ば
れる、４方向にＪ−ｂｅｎｄ形のリードを出し、樹脂モ
ールドされたものもある。これは、リードが内側に曲が
っているため、実装占有面積が小さく、高密度実装に有
利である。[0004] Alternatively, PLCC (Plastic
There is also a type called a "Leaded Chip Carrier" which has J-bend shaped leads in four directions and is resin molded. Since the leads are bent inward, the mounting area is small, which is advantageous for high-density mounting.
【０００５】[0005]
【発明が解決しようとする課題】いずれにしても、この
ような面実装型半導体部品は、モールド樹脂ｂから多数
のリードフレームａ…が突出した構成である。上記リー
ドフレームａ…は、回路基板である、たとえばプリント
配線基板にはんだ付けし易いように、Ｇｕｌｌ−Ｗｉｎ
ｇ状に折曲形成される。In any case, such a surface-mounted semiconductor component has a structure in which a large number of lead frames a protrude from a molding resin b. The lead frame a... is a circuit board, for example, a Gull-Win board so that it can be easily soldered to a printed wiring board.
It is bent into a g shape.
【０００６】ところが、上記リードフレームａ…は強度
的にさほど強いものではなく、多数の工程を経過する途
中で、何らかの原因により、図４および図５に示すよう
に、単数もしくは複数のリードフレームａが変形するこ
とがある。However, the above-mentioned lead frames a... are not very strong in terms of strength, and for some reason during the course of passing through a number of processes, as shown in FIGS. 4 and 5, one or more lead frames a. may be deformed.
【０００７】多数本のリードフレームａ…のうちの、僅
か１本のリードフレームａが変形しても、そのままプリ
ント配線基板に対してはんだ付けによる接続をなすと、
ブリッジや接続不良が生じて、そのプリント配線基板全
体が不良品になってしまう。そのため、半導体部品１を
実装する直前に、完成した半導体部品１の、特にリード
フレームａ…の変形の有無を厳密に検査する必要がある
。Even if only one lead frame a out of many lead frames a is deformed, if it is connected to the printed wiring board by soldering,
Bridges and poor connections occur, resulting in the entire printed wiring board being defective. Therefore, immediately before mounting the semiconductor component 1, it is necessary to rigorously inspect the completed semiconductor component 1, especially the presence or absence of deformation in the lead frames a.
【０００８】リードフレームａの少しの曲がりや浮きが
ある半導体部品１は不良品として除去し、良品のみを判
別して、これをプリント配線基板に装着した後、はんだ
付けによる接続をなす。そしてさらに、完成したプリン
ト配線基板に対する電気的な検査を行う必要がある。こ
のような理由から、面実装型半導体部品を用いた回路基
板実装におけるコストアップの主たる要因になっている
。Semiconductor components 1 whose lead frames a are slightly bent or lifted are removed as defective products, and only non-defective products are identified and mounted on a printed wiring board, after which they are connected by soldering. Furthermore, it is necessary to electrically inspect the completed printed wiring board. For these reasons, this is a major cause of increased costs in circuit board mounting using surface-mounted semiconductor components.
【０００９】本発明は上記事情にもとずきなされたもの
で、その目的とするところは、はんだ付け前にリードフ
レームの変形があっても、そのままはんだ付け工程に入
ることができ、また、はんだ付け後にリードフレームの
接続状態を検査する必要がなく、リードフレームを回路
基板に確実に、かつ高精度に接続でき、信頼性の向上を
図れる半導体部品を提供することにある。The present invention has been made based on the above circumstances, and its purpose is to enable the soldering process to proceed as is even if the lead frame is deformed before soldering; To provide a semiconductor component in which there is no need to inspect the connection state of a lead frame after soldering, the lead frame can be connected to a circuit board reliably and with high precision, and reliability can be improved.
【００１０】0010
【課題を解決するための手段】上記課題を解決するため
に、本発明は、半導体素子をリードフレームに電気的に
接続するとともに、このリードフレームを突出した状態
で上記半導体素子を樹脂モールドしてなり、上記リード
フレームを回路基板にはんだ付けするようにした面実装
型半導体部品において、上記リードフレームは、形状記
憶合金から構成するとともに、はんだ付け温度と同温度
の雰囲気中で上記回路基板に対する最適な接続形態に形
成して、その形状を記憶させたことを特徴とする面実装
型半導体部品である。[Means for Solving the Problems] In order to solve the above problems, the present invention electrically connects a semiconductor element to a lead frame, and molds the semiconductor element with resin with the lead frame protruding. In a surface-mount semiconductor component in which the lead frame is soldered to a circuit board, the lead frame is made of a shape memory alloy, and the lead frame is made of a shape memory alloy, and the lead frame is made of a shape memory alloy and is soldered to the circuit board in an atmosphere at the same temperature as the soldering temperature. This is a surface-mounted semiconductor component characterized in that it is formed in a connection form and the shape is memorized.
【００１１】[0011]
【作用】形状記憶合金から構成したリードフレームをは
んだ付け温度と同温度の雰囲気中で回路基板に対する最
適な接続形態に形成して、その形状を記憶させたから、
はんだ付け前にたとえリードフレームが変形していても
、上記リードフレームと回路基板との接続であるはんだ
付け工程中は、リードフレームが記憶した形態に戻り、
高精度の接続をなす。[Operation] The lead frame made of shape memory alloy is formed into the optimal connection form to the circuit board in an atmosphere at the same temperature as the soldering temperature, and the shape is memorized.
Even if the lead frame is deformed before soldering, during the soldering process that connects the lead frame and the circuit board, the lead frame will return to its memorized shape.
Make high-precision connections.
【００１２】0012
【実施例】以下、この発明の一実施例を図面を参照して
説明する。新たな半導体部品１Ａとしての形状構造は、
先に図３で示した、ＳＯＰ型のものをそのまま適用でき
るので、ここでは新たな説明は省略する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. The shape and structure of the new semiconductor component 1A are as follows:
Since the SOP type shown in FIG. 3 can be applied as is, new explanation will be omitted here.
【００１３】ただし、図２に示すように、モールド樹脂
ｂから突出する全てのリードフレームａ１…の材質を形
状記憶合金とする。この板厚、幅寸法およびリードピッ
チなどは、全て従来と同一でよいが、常温でたとえばフ
ラット形状であることが望ましい。すなわち、従来の形
態であるＧｕｌｌ−Ｗｉｎｇ状以外の形状とする。However, as shown in FIG. 2, all the lead frames a1 protruding from the mold resin b are made of a shape memory alloy. The plate thickness, width dimension, lead pitch, etc. may all be the same as conventional ones, but it is desirable that the plate has a flat shape at room temperature. That is, the shape is other than the conventional Gull-Wing shape.
【００１４】このようなリードフレームａ１…がフラッ
トな上記半導体部品１Ａを、たとえば加熱源であるヒー
タ２を収容するフォーミング炉３に入れる。何らかの手
段でモールド樹脂ｂを固定し、かつ全てのリードフレー
ムａ１…を回路基板に対する最適な接続形態に形成する
。The semiconductor component 1A having a flat lead frame a1 is put into a forming furnace 3 which houses a heater 2 as a heat source, for example. The mold resin b is fixed by some means, and all the lead frames a1 are formed in an optimal connection form to the circuit board.
【００１５】すなわち、リードフレームａ１…を、従来
の形態であるＧｕｌｌ−Ｗｉｎｇ状にフォーミングする
。このときのフォーミング炉３中の雰囲気温度を、リー
ドフレームａ１…をはんだ付けするときの温度と同一に
する。That is, the lead frames a1... are formed into a conventional Gull-Wing shape. At this time, the ambient temperature in the forming furnace 3 is made the same as the temperature when soldering the lead frames a1....
【００１６】そして、半導体部品１Ａをフォーミング炉
３中から取出すと、半導体部品１Ａは常温の雰囲気下で
冷却され、リードフレームａ１…は先のフォーミング炉
３中における形状を記憶した状態で、再びフラットな形
状に戻る。When the semiconductor component 1A is taken out from the forming furnace 3, the semiconductor component 1A is cooled in an atmosphere at room temperature, and the lead frames a1, . Return to the shape.
【００１７】このようにして、必要な全ての半導体部品
１Ａのリードフレームａ１…に対して形状を記憶させて
から、図１に示すように、回路基板である、たとえばプ
リント配線基板４に対する実装をなす。In this way, after the shapes of all the necessary semiconductor components 1A are memorized in the lead frames a1, mounting on a circuit board, for example, a printed wiring board 4, is carried out as shown in FIG. Eggplant.
【００１８】すなわち、上記プリント配線基板４のリー
ドフレーム接続部位に、あらかじめクリームはんだ５…
を付ける。そして、上記クリームはんだ５…の上に半導
体部品１Ａのリードフレームａ１…を載せ、はんだ炉６
内に収納して、全体を加熱する。上記クリームはんだ５
…は溶融して、リードフレームａ１…をプリント配線基
板１Ａに接続する、いわゆるリフロー・はんだ付け工程
をなす。That is, cream solder 5 is applied in advance to the lead frame connecting portion of the printed wiring board 4.
Add. Then, the lead frame a1 of the semiconductor component 1A is placed on the cream solder 5, and the soldering furnace 6
Store it inside and heat the whole thing. Above cream solder 5
... is melted to connect the lead frame a1... to the printed wiring board 1A, a so-called reflow soldering process.
【００１９】なお、上記リフローの加熱手段としては、
何通りかある。たとえば、赤外線で加熱する赤外線リフ
ローがある。これは、量産に最適で、極く一般的に行わ
れているが、プリント配線基板面内を均一な温度にする
ことは比較的難しい。均一加熱の点で優れているのが、
蒸気相リフローであり、不活性液体（フッ素炭素）の飽
和蒸気相の中にプリント配線基板を通して加熱する。飽
和蒸気の温度＝不活性液体の沸点は一定なので、基板の
温度を一定に保てる。ただ、コスト高であることが難点
である。あるいは、熱風をプリント基板に吹きつける熱
風リフローがある。上記赤外線リフローに比べると加熱
温度を均一にでき、蒸気相リフローよりコストが低くて
すむ。[0019] As the heating means for the above-mentioned reflow,
There are several ways. For example, there is infrared reflow, which heats with infrared rays. This is ideal for mass production and is extremely common, but it is relatively difficult to maintain a uniform temperature within the surface of the printed wiring board. What is superior in terms of uniform heating is
Vapor phase reflow involves heating a printed circuit board through a saturated vapor phase of an inert liquid (fluorocarbon). Since the temperature of saturated vapor = the boiling point of an inert liquid is constant, the temperature of the substrate can be kept constant. However, the drawback is that it is expensive. Alternatively, there is hot air reflow, which blows hot air onto the printed circuit board. Compared to the above-mentioned infrared reflow, the heating temperature can be made more uniform, and the cost is lower than that of vapor phase reflow.
【００２０】いずれの手段のリフロー・はんだ付けであ
っても、普通、１枚のプリント配線基板には多数のさま
ざまな電子部品を混載するので、これらの接続を一度で
なし、生産性を上げる、一括接続を採用することが多い
。なお、特に熱に弱い電子部品を接続する場合や、生産
性の少ない電子機器の場合は、はんだ付けしたい部分だ
けを加熱する個別接続も可能である。[0020] Regardless of the method of reflow soldering, since a large number of various electronic components are usually mixed on one printed wiring board, these connections can be made at once to increase productivity. Bulk connection is often used. In addition, when connecting electronic components that are particularly sensitive to heat, or when connecting electronic devices with low productivity, individual connection is also possible in which only the parts to be soldered are heated.
【００２１】なお、プリント配線基板４の所定位置にク
リームはんだ５…を塗布し、半導体部品１Ａのリードフ
レームａ１…を載せて位置決めする際、リードフレーム
ａ１…は、常温でフラットな形状であるところから、こ
のモールド樹脂ｂ部分がプリント配線基板４に接触する
ことも考えられるが、要は、クリームはんだ５…上にリ
ードフレームａ１…が載れば支障がない。[0021] When applying the cream solder 5 to a predetermined position on the printed wiring board 4 and placing and positioning the lead frame a1 of the semiconductor component 1A, the lead frame a1 has a flat shape at room temperature. Therefore, it is conceivable that this molded resin part b may come into contact with the printed wiring board 4, but the point is that there is no problem as long as the lead frame a1 is placed on the cream solder 5.
【００２２】さらに、このとき何らかの原因で、リード
フレームａ１の一部が図示するように湾曲変形して、ク
ルームはんだ５…とは離間する場合がある。このような
状態でも、リードフレームａ１…のほとんど大部分がク
リームはんだ５…上に載っていれば、そのままはんだ炉
６内に収納して、加熱してよい。Further, at this time, for some reason, a part of the lead frame a1 may be bent and deformed as shown in the figure, and may be separated from the croome solder 5. Even in this state, as long as most of the lead frames a1 are placed on the cream solder 5, they may be placed in the soldering furnace 6 and heated.
【００２３】上記はんだ炉６内における加熱温度は、先
に半導体部品１Ａをフォーミング炉３内に入れてリード
フレームａ１…のフォーミングをなしたときの温度と同
一温度であるところから、はんだ炉６内では、変形した
リードフレームａ１を含む全てのリードフレームａ１…
が、記憶したフォーミング形状に戻る。The heating temperature in the soldering furnace 6 is the same as the temperature when the semiconductor component 1A was first put into the forming furnace 3 and the lead frames a1... were formed. Now, all the lead frames a1 including the deformed lead frame a1...
However, it returns to the memorized forming shape.
【００２４】このフォーミング形状は、リードフレーム
ａ１…をプリント配線基板４にハンダ付けするのに最適
なＧｕｌｌ−Ｗｉｎｇ状であり、全てのリードフレーム
ａ１…は確実にプリント配線基板４にはんだ付けされこ
とになる。This forming shape is a Gull-Wing shape that is optimal for soldering the lead frames a1... to the printed wiring board 4, and all the lead frames a1... can be reliably soldered to the printed wiring board 4. become.
【００２５】上記はんだ炉６から半導体部品１Ａを接続
したプリント配線基板４を出し、再び常温に戻ると、リ
ードフレームａ１…は元のフラット状に戻ろうとするが
、既に端部がはんだ付けされているところから、その戻
りは元の形状に近い状態で規制される。すなわち、リー
ドフレームａ１…とプリント配線基板１Ａとのはんだ付
け精度が高く保持され、完成状態での検査が全く不要と
なる。When the printed wiring board 4 to which the semiconductor component 1A is connected is taken out of the soldering furnace 6 and returned to room temperature, the lead frames a1... try to return to their original flat shape, but the ends have already been soldered. From where it is, its return is regulated to a state close to its original shape. That is, the soldering accuracy between the lead frames a1 and the printed wiring board 1A is maintained at a high level, and there is no need to inspect the completed state.
【００２６】なお上記実施例においては、いわゆるＳＯ
Ｐのリードフレームに適用して説明したが、これに限定
されるものではなく、ＱＦＰやＰＬＣＣなど、面実装型
の半導体部品全てのリードフレームが含まれる。[0026] In the above embodiment, the so-called SO
Although the present invention has been described as being applied to lead frames of P, it is not limited thereto, and includes lead frames of all surface-mounted semiconductor components such as QFP and PLCC.
【００２７】[0027]
【発明の効果】以上述べたように本発明によれば、面実
装型半導体部品において、リードフレームを形状記憶合
金から構成し、かつはんだ付け温度と同温度の雰囲気中
で接続する回路基板に対する最適な接続形態に形成して
、その形状を記憶させたから、はんだ付け前にリードフ
レームが変形しても、はんだ付け工程中は最適な接続形
態に戻って、確実に、かつ高精度に接続でき、接続後の
検査が不要で、信頼性の向上を図れるという効果を奏す
る。As described above, according to the present invention, in surface-mounted semiconductor components, the lead frame is made of a shape memory alloy, and the optimum circuit board is connected in an atmosphere at the same temperature as the soldering temperature. Since the lead frame is formed into a suitable connection form and its shape is memorized, even if the lead frame is deformed before soldering, it will return to the optimum connection form during the soldering process, ensuring a reliable and high-precision connection. There is no need for inspection after connection, which has the effect of improving reliability.
【図１】本発明の一実施例で、半導体部品のリードフレ
ームを回路基板にはんだ付けする工程の説明図。FIG. 1 is an explanatory diagram of a process of soldering a lead frame of a semiconductor component to a circuit board in an embodiment of the present invention.
【図２】同実施例の、リードフレームに対する形状記憶
工程を説明する図。FIG. 2 is a diagram illustrating a shape memory process for a lead frame in the same embodiment.
【図３】ＳＯＰと呼ばれる面実装型半導体部品の一部切
欠した斜視図。FIG. 3 is a partially cutaway perspective view of a surface-mounted semiconductor component called SOP.
【図４】従来例の、変形したリードフレームを有する半
導体部品の平面図。FIG. 4 is a plan view of a conventional semiconductor component having a deformed lead frame.
【図５】従来例の、変形したリードフレームを有する半
導体部品の側面図。FIG. 5 is a side view of a conventional semiconductor component having a deformed lead frame.
ｃ…半導体素子，ａ１…リードフレーム，ｂ…モールド
樹脂、４…回路基板（プリント配線基板）。c...Semiconductor element, a1...Lead frame, b...Mold resin, 4...Circuit board (printed wiring board).
Claims (1)
続するとともに、このリードフレームを突出した状態で
上記半導体素子を樹脂モールドしてなり、上記リードフ
レームを回路基板にはんだ付けするようにした面実装型
半導体部品において、上記リードフレームは、形状記憶
合金から構成するとともに、はんだ付け温度と同温度の
雰囲気中で上記回路基板に対する最適な接続形態に形成
して、その形状を記憶させたことを特徴とする面実装型
半導体部品。1. A surface having a semiconductor element electrically connected to a lead frame, the semiconductor element molded in resin with the lead frame protruding, and the lead frame being soldered to a circuit board. In the mounted semiconductor component, the lead frame is made of a shape memory alloy, and is formed in an atmosphere at the same temperature as the soldering temperature in an optimal connection form to the circuit board to memorize its shape. Features of surface mount semiconductor components.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11764591A JPH04345059A (en) | 1991-05-22 | 1991-05-22 | Surface mount type semiconductor parts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11764591A JPH04345059A (en) | 1991-05-22 | 1991-05-22 | Surface mount type semiconductor parts |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04345059A true JPH04345059A (en) | 1992-12-01 |
Family
ID=14716815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11764591A Pending JPH04345059A (en) | 1991-05-22 | 1991-05-22 | Surface mount type semiconductor parts |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04345059A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283567A (en) * | 1996-04-15 | 1997-10-31 | Nec Corp | Tab type semiconductor device and lead positioning method |
| US6337593B1 (en) | 1997-12-26 | 2002-01-08 | Hitachi, Ltd. | Semiconductor integrated circuit |
-
1991
- 1991-05-22 JP JP11764591A patent/JPH04345059A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283567A (en) * | 1996-04-15 | 1997-10-31 | Nec Corp | Tab type semiconductor device and lead positioning method |
| US6337593B1 (en) | 1997-12-26 | 2002-01-08 | Hitachi, Ltd. | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568363A (en) | Surface mount components and semifinished products thereof | |
| JPH0621326A (en) | Multiple package module on pc board and its formation method | |
| US5541447A (en) | Lead frame | |
| EP0361283B1 (en) | Resin-sealed type semiconductor device and method for manufacturing the same | |
| JP2000223639A (en) | Lead frame structure for preventing warping of semiconductor package body | |
| JPH04345059A (en) | Surface mount type semiconductor parts | |
| JPH0677398A (en) | Overmolded semiconductor device and its manufacture | |
| TW419767B (en) | Improved integrated circuit chip packaging method | |
| JPS62118555A (en) | Integrated circuit package | |
| JPS617692A (en) | Method of securing conductor pin and printed circuit board secured with conductor pin | |
| JPH0870082A (en) | Semiconductor integrated circuit device and its manufacture, and lead frame | |
| JP2711075B2 (en) | Manufacturing method of light receiving device | |
| JP2746234B2 (en) | Hybrid integrated circuit device and method of manufacturing the same | |
| JP2952049B2 (en) | Method and apparatus for assembling printed circuit board | |
| JPH0794674A (en) | Semiconductor device and fabrication thereof | |
| JPH03201554A (en) | Electronic part to be packaged on board | |
| JP2504194B2 (en) | Method for manufacturing resin-sealed semiconductor device | |
| JPH0837275A (en) | Semiconductor device, transfer method, check method, and mounting method thereof | |
| JPH03145193A (en) | Manufacture of hybrid integrated circuit device | |
| JPH05283587A (en) | Soldering method of multiple-lead element | |
| JPH0479260A (en) | Semiconductor device | |
| JPH02290046A (en) | Integrated circuit device | |
| KR19980044242A (en) | Structure and Manufacturing Method of Chip Scale Package (CSP) | |
| JPH04225554A (en) | Resin package | |
| KR20010019609A (en) | Bga package mounted pcb |