JPH04344385A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はパーソナルコンピュータ
の表示装置などに用いられる記憶素子及び記憶装置に関
する。

【０００２】

【従来の技術】パーソナルコンピュータ（以下、パソコ
ンと称す）等に用いられる表示装置として、一般に、据
置型のモデル用としてＣＲＴ（陰極線管）、可搬型のモ
デルには薄くて軽量なＬＣＤ（液晶表示）パネルやプラ
ズマパネルが用いられている。

【０００３】また、パソコンの分野では、近年、ＣＰＵ
（中央演算処理装置）の高速化が進んでいるが、周辺装
置もより高速な動作を求められている。表示装置はその
中の一つである。

【０００４】表示装置の速度が向上しにくい原因の一つ
であるビデオ・ランダム・アクセス・メモリ（以下ＶＲ
ＡＭ）アクセス時のＣＰＵと表示コントローラの競合に
ついて説明する。まず、表示コントローラの動作から説
明する。表示コントローラはＶＲＡＭから表示データを
読みだし、そのデータを並列直列変換をしたのち、表示
装置が要求するタイミングで表示データをシーケンシャ
ルに送り出す。そのために表示コントローラは、ほぼ、
一定の間隔でＶＲＡＭをアクセスしなければならない。 このアクセスを表示読みだしと呼ぶ。次に、ＣＰＵは描
画を行うため応用プログラムの指示に従いＶＲＡＭをア
クセスしようとする。しかし、そのときに表示コントロ
ーラが表示読みだし中の場合はそのＶＲＡＭアクセスが
終了するのを待つことになる。そして、通常ＣＰＵが待
たされることなくＶＲＡＭをアクセスできる割合は、全
アクセス時間のうち１０〜３０％程度である。

【０００５】ところで、表示コントローラは基本的にＶ
ＲＡＭ上の連続するアドレスを順番にアクセスし画面表
示用のデータを読みだしていく。その特徴を利用してＣ
ＰＵと表示コントローラの競合を減らす技術として、Ｖ
ＲＡＭにデュアルポートメモリを使用する方法がある。 デュアルポートメモリとはランダムにアクセスできるラ
ンダム・アクセス・メモリ（ＲＡＭ）部と、アドレスの
順番にシーケンシャルな出力を行うことのできるシーケ
ンシャル・アクセス・メモリ（ＳＡＭ）部を備えたメモ
リである。これは従来のダイナミック・ランダム・アク
セス・メモリ（ＤＲＡＭ）チップ内にＳＡＭ部を追加し
メモリセルアレイ中の一行をそのままＳＡＭに転送する
ことによって、そこに蓄えた表示データをシーケンシャ
ルに出力できるようにしたものである。なお、特開昭５
９−１３１９７９号公報に詳細が記載されている。この
ことによってメモリのリフレッシュ期間とＳＡＭへのデ
ータ転送時間を除くすべての期間をＣＰＵのＲＡＭ部へ
の描画アクセス期間とすることができる。

【０００６】以下、図２を用いてこの方法を説明する。

【０００７】図２は一般的なデュアルポートメモリのブ
ロック構成図である。デュアルポートメモリの特徴はメ
モリセルアレイの下に設けられたＳＡＭ７である。ロウ
・アドレス・ストローブ（ＲＡＳ）信号５２によって指
定されたメモリセル中の一行の表示データを、データ転
送信号５０によってＳＡＭ７に転送する。その後、シー
ケンシャル転送クロック５４に従い、表示データは連続
的に出力バッファ１０を通り２１０から出力される。表
示データの一行を転送してから再び転送するまでの時間
は、表示コントローラが表示用データを読み出す必要が
なくなるため、ＣＰＵはＶＲＡＭを自由にアクセスでき
る。このことによって、ＣＰＵがＶＲＡＭをアクセス可
能な時間をリフレッシュサイクル以外の全アクセス時間
のうちの約９０％とすることができる。

【０００８】一方、近年さかんに製品化されている可搬
式のラップトップパソコンやノート型パソコンの表示装
置には主として上下二画面分割方式のＬＣＤパネル（以
下二画面パネルと略す）が用いられている。ＬＣＤパネ
ルが使用される理由は、ＣＲＴに比べて軽くてかさばら
ないのでパソコン本体と一体化できるからである。とこ
ろで、ＬＣＤパネルとは、画面上の画素（液晶）に電圧
をかけ、画素一つ一つについて光を透過、不透過を決定
することにより画像を表示する表示装置である。そして
、各画素の液晶に電圧をかける方法として、アクティブ
マトリクス式と単純マトリクス式がある。アクティブマ
トリクス式とは、ＬＣＤ上の画素の一つ一つにスイッチ
用のトランジスタをつけることによって液晶にかける電
圧の切り替えをすばやく行う方法である。この方法は画
面表示の応答速度が速いという利点があるが、トランジ
スタを全部の画素について無欠陥に作り込まねばならな
いために製造上の歩留まりが悪く、このため高価である
。また、トランジスタがバックライト等を遮光してしま
うので光の透過率が悪い、トランジスタを多数動作させ
なければならないために消費電力が大きい、などの欠点
がある。もう一つの単純マトリクス式とは、画面上の各
行に一つずつトランジスタがついており、一行毎に一行
分一度に画面表示を行い、その他の行はその間画素に電
圧がかからないという方式である。この方法は、消費電
力が小さいという利点があるが、例えば４８０ラインの
パネルではある一行に着目すると４８０回表示する毎に
一回しか電圧がかからないわけである。そのため、一垂
直表示期間が６０分の１秒の場合、一ラインにつき電圧
をかけていられる時間は１／２８８００秒でしかない。 ところが液晶の反応速度が遅いためそれだけの時間では
十分に偏光方向を変えることができないので、はっきり
としたコントラストの高い表示ができない。そこで、液
晶に電圧をかける時間をのばすためにＬＣＤパネルを水
平方向に上下二分割して別々にドライブする方法が一般
に使用されている。この方法によって液晶に電圧をかけ
ていられる時間が前述の方法に比べて二倍に改善され、
十分なコントラストを得ることができる。これらのこと
から、可搬式のパソコンでは歩留まりがよく安価な単純
マトリクス方式の二画面パネルを採用しているものがほ
とんどである。

【０００９】ところで、ＬＣＤパネル用に発明された表
示用マルチポートメモリの一つにシリアル出力ポートを
二つ備えたものがある。この発明は本来単色のＬＣＤパ
ネルで階調表示を行うためのものであり、その詳細は特
願平０１−１１９１８１号公報に記載されている。この
マルチポートメモリをＣＰＵのＶＲＡＭアクセス可能時
間を向上させる目的で用いた場合、条件によってはデュ
アルポートメモリをＣＲＴで用いた場合と同様の効果を
得ることができる。そこで、以下、図３を参照しながら
前述の方法を説明する。

【００１０】図３は、前述のＳＡＭを二組備えたマルチ
ポートメモリのブロック構成図である。このマルチポー
トメモリは従来のデュアルポートメモリに、ＳＡＭ７ｂ
、データセレクタ９ｂ、出力バッファ１０ｂを追加した
もので、データ転送サイクル時に転送先のＳＡＭを選択
できることを特徴としている。以下、図４を参照しなが
ら二画面パネル接続時の本マルチポートメモリ使用方法
を説明する。図４は、表示画面が水平６４０ドット、垂
直４８０ラスタの時に、一行１２８ビット×８プレーン
のマルチポートメモリを使用したときのメモリマップで
ある。そして、この例では表示画面の一行にメモリセル
の一行を使用しているため画面を垂直方向に二分割した
場合、下画面の最初のドットは１０２４ドット×２４０
ラスタで第２４５７６０ドットとなる。ここのアドレス
は、上画面の最初のドットのアドレスを００００Ｈとす
ると１６進表示で７８００Ｈとなる。そこで、表示コン
トローラはまず００００Ｈ番地の一行のデータをＳＡＭ
に転送する。そして連続して７８００Ｈ番地からはじま
る一行のデータをもう一つのＳＡＭに転送し、アドレス
カウンタに０をセットする。その後、シーケンシャル転
送クロックに従い一行分のデータを上画面、下画面独立
してシリアル出力ポートから連続して出力する。このよ
うに動作することによって、二画面パネルを接続した場
合にもＣＰＵのＶＲＡＭへの描画アクセスを効率よく行
うことができる。

【００１１】

【発明が解決しようとする課題】それでは、先に述べた
デュアルポートメモリを使用して、前に述べたような二
画面パネルを表示する場合を考えてみる。以下、二画面
パネルを接続した場合に表示コントローラがどのような
順番でＶＲＡＭをアクセスするかを説明する。二画面パ
ネルは各パネルが独立して入力インターフェースを持っ
ているので各パネルに同時にデータを与える必要がある
。例として、図４を参照しながら上下各画面の一ラスタ
目を表示する場合を説明する。表示コントローラは上画
面の最初のアドレス００００Ｈをアクセスして第０ドッ
トから第７ドットまでの８ドット分のデータを読みだす
。そして、下画面の最初のアドレス７８００Ｈをアクセ
スし、第２４５７６０ドットから第２４５７６７ドット
までの８ドット分のデータを読み出す。そして再び上画
面に戻って今度はアドレス０００１Ｈを、その次はアド
レス７８０１Ｈを、といった順番で上画面と下画面を交
互にアクセスする。従って表示コントローラがＶＲＡＭ
から表示データを読みだしてくるアドレスが連続でなく
なってしまうため、従来のデュアルポートメモリを用い
た場合、表示コントローラがＶＲＡＭを一ラスタに一回
アクセスすれば良いというメリットがなくなってしまう
。

【００１２】この例の場合、シーケンシャル出力ポート
が一個しかないために８ドット毎にデータ転送を行う必
要あったわけである。それでは、シーケンシャル出力ポ
ートが二個あれば良さそうに思える。そこで、デュアル
ポートメモリを二個使用した場合を考えてみる。デュア
ルポートメモリを二個使用した場合、上画面、下画面用
にそれぞれシーケンシャル出力ポートを用意する必要が
あるため一個を上画面用、他方を下画面用と使用するこ
とになる。すると、デュアルポートメモリの容量が決ま
っており、また上画面の最終アドレスも画面の画素数で
決定されるため、上画面の最終アドレスと下画面の最初
のアドレスが連続することはまずない。例えば、表示画
面が６４０ドット×４８０ラスタの場合上画面の最終ア
ドレスは４ＡＦＦＨ、６４０ドット×４００ラスタの場
合は３Ｅ７ＦＨ、１１２０ドット×７６０ラスタの場合
はＣＦＣＦＨといった区切りの良くないアドレスとなる
。それに対して、一般的なＶＲＡＭは、メモリセルが２
５６×２５６ビット、２５６×５１２ビットあるいは５
１２×５１２ビットといった構成になっており、それぞ
れのＶＲＡＭの最終アドレスは、２５６×２５６ビット
がＦＦＦＦＨ、２５６×５１２ビットが１ＦＦＦＦＨ、
５１２×５１２ビットが３ＦＦＦＦＨといった区切りの
いいアドレスになってしまうためにアドレスの切れ目が
一致しない。ところが、従来の応用プログラムはアドレ
スが連続していることを前提条件にしているため、上画
面と下画面のメモリアドレスが不連続になると動作しな
い。ここで、互換性の面から従来の応用プログラムが動
作しないということは、パソコンとして致命的な欠陥と
なる。そのため、アドレスマップの構成を変えることは
できない。

【００１３】逆に、アドレスを連続にしようとすると各
画素数のパネルに対して一つ一つ特別のメモリを用意す
る必要があり、かつ、複雑なアドレス変換用の回路を設
けなければならないといった問題点がでてくる。従って
、従来のデュアルポートメモリを二組用いても二画面パ
ネルを接続した場合のＣＰＵのＶＲＡＭアクセスを高速
化するには無理がある。

【００１４】そこで、シリアル出力ポートを二組備えた
マルチポートメモリを利用すれば、前述のように二画面
パネルを表示装置として用いた場合でもＣＰＵのＶＲＡ
Ｍアクセスの高速化を実現できる。

【００１５】しかし、上述の方法では上画面と下画面の
対応するドットのカラムアドレスがＳＡＭに転送された
ときに一致しているという条件が必要である。従って、
条件が成立しない場合にはＣＰＵのＶＲＡＭアクセスを
高速化することが出来ない。例えば、図５の様に、下画
面のスタートアドレスが上画面のスタートアドレスと一
致しない場合に高速化ができない。ここで、図５は２５
６×５１２ビットのＶＲＡＭに水平１１２０ドット、垂
直７８０ラスタの画面を描画したときのメモリマップを
現している。この場合、画面を垂直に二分割した場合、
下画面の最初のドットは、１１２０ドット×３８０ラス
タで、第４２５６００ドットである。ここで、上画面の
最初のドットのアドレスを００００Ｈとすると、この場
所のアドレスはＣＦＤ０Ｈである。そして、ここは、Ｖ
ＲＡＭ上では第２０７行の第２０８ビット〜第２１５ビ
ットである。また、２５６×２５６ビットのＶＲＡＭに
水平６４０ドット、垂直３５０ラスタの画面を描画した
ときも同様に考えると、下画面の最初のアドレスは６４
０ドット×１７５ラスタで第１１２０００ドットである
。そしてアドレスは、３６Ｂ０Ｈでありこのアドレスは
ＶＲＡＭ上の第５４行の第１７６ドット〜第１８３ドッ
トとなる。ところが、従来のマルチポートメモリを利用
したＶＲＡＭでは、この場合のように、上画面と下画面
の対応するドットの下位アドレスが一致していない場合
、アドレスカウンタが二つのシーケンシャル出力ポート
で共通のため上画面と下画面の表示データを平行に出力
することができない。

【００１６】これらのことから、従来は二画面パネルを
使用した場合に条件によっては、ＣＰＵの描画と表示コ
ントローラの表示読みだしがＶＲＡＭアクセス時に競合
することを回避することができなかった。

【００１７】本発明の目的は、このような問題点を解決
するもので、二画面パネルを接続した場合でも常にＣＰ
Ｕと表示コントローラのＶＲＡＭに対するアクセスの競
合を減らし、ＣＰＵが描画をするためにＶＲＡＭをアク
セスできる割合を向上させることのできる半導体記憶素
子を提供することにある。

【００１８】従来、ＬＣＤとＣＲＴを同時に表示しよう
とした場合、ＬＣＤ用とＣＲＴ用に二組のＶＲＡＭを使
用するかＣＲＴ用のＶＲＡＭにフレームバッファを追加
しなければならなかった。そのため、従来はＬＣＤとＣ
ＲＴを同時に表示しようとする場合にどちらか一方を表
示する時に比べてＶＲＡＭに余分にコストがかかり、ま
た部品数が増すので実装面積が広がるという問題点があ
った。

【００１９】本発明の目的は、ＬＣＤまたはＣＲＴの一
方を表示するときと比べ追加装置を必要とせずにＬＣＤ
とＣＲＴを同時に表示できるようなマルチポートＶＲＡ
Ｍを提供することにある。

【００２０】さらに、本発明は、半導体記憶装置を用い
た応用装置を提供することを目的とする。

【００２１】

【課題を解決するための手段】上記目的を達成するため
に、本発明はデータバスから並列にアクセスすることの
できるＲＡＭ部と、前記ＲＡＭ部からデータを転写する
ことのできるＳＡＭと、アドレスカウンタと、データセ
レクタと、出力ポートを持つマルチポートメモリにおい
て、各ＳＡＭにつき一組のアドレスカウンタとカウンタ
動作用のクロック入力とを備えたことを特徴とする。

【００２２】また、本発明は、複数個のマルチポートメ
モリをもち、それぞれのマルチポートメモリ内のＳＡＭ
からの出力をパラレルに受け取るシフトレジスタを備え
た表示用半導体記憶装置において、前記マルチポートメ
モリを複数個用い、それぞれのシフトレジスタにそれぞ
れ一つのシフトレジスタ動作用のシフトクロックを備え
ることを特徴とする。

【００２３】さらに、本発明は前記マルチポートＶＲＡ
Ｍを表示用記憶装置として用いたことを特徴とする情報
処理装置を提供する。

【００２４】

【作用】本発明のマルチポートメモリはデータ転送信号
によってデータ転送が指示されたときに、ＳＡＭ選択信
号またはそれにかわる手段によってＳＡＭブロックを選
択しＳＡＭにメモリセル上の一行のデータを、アドレス
カウンタにカラムアドレスを、それぞれ転送する。そし
て各ＳＡＭブロックはそれぞれ独立したシーケンシャル
出力クロックに同期してそれぞれ独立したシーケンシャ
ル出力ポートから表示データを出力する。

【００２５】また、本発明のマルチポートＶＲＡＭは、
上下二分割のＬＣＤパネルを接続した表示装置において
、上画面と下画面の表示データを同時に出力する。

【００２６】さらに本発明のマルチポートＶＲＡＭはＬ
ＣＤパネルとＣＲＴを同時に接続した場合にＬＣＤ上画
面、ＬＣＤ下画面、ＣＲＴのそれぞれに対して専用の出
力ポートを備えているので、同一画面の表示データをＬ
ＣＤ、ＣＲＴに同時に出力する。

【００２７】

【実施例】以下、本発明の実施例を、図１及び図６〜図
１４の図面を参照しながら説明する。

【００２８】本発明によるマルチポートメモリの第一の
実施例を図１を参照しながら説明する。図１は、本発明
のマルチポートメモリの構成を示すブロック図である。

【００２９】図１において、１はＲＡＳ５２やＣＡＳ５
３といった信号を受けてメモリの動作を制御するマルチ
ポートメモリ素子内のメモリ制御回路、２はＣＰＵまた
は表示コントローラが出力するアドレスを受けるアドレ
ス入力バッファ、３はＲＡＳ５２がアクティブであった
場合に入力バッファを通ってきたロウアドレスをデコー
ドする行デコーダ、４は同様にＣＡＳ５３がアクティブ
であった場合にカラムアドレスをデコードする列デコー
ダ、５はＲＡＭ部入出力用のバッファ、６はメモリセル
アレイである。７ａ、７ｂはデータ転送信号５０がアク
ティブになったときに、メモリセルから転送されるデー
タを蓄えるＳＡＭ、８ａ、８ｂはＳＡＭからシーケンシ
ャルに出力するデータのカラムアドレスを示すアドレス
カウンタ、９ａ、９ｂはアドレスカウンタの値を用いて
ＳＡＭのどのカラムを出力するかを選択するシーケンシ
ャルデータセレクタ、１０ａ、１０ｂは９ａ、９ｂによ
って選択されたデータのシーケンシャル出力バッファで
ある。また、ＳＡＭ選択信号５１はメモリセルからどの
ＳＡＭブロックへデータを転送するかを選択する信号で
ある。

【００３０】次に、マルチポートメモリの動作を一ラス
タ目の表示データがシーケンシャル出力ポート１０から
データが出力されるまでの過程を追って説明する。

【００３１】水平表示期間が始まる前に表示コントロー
ラは、データ転送サイクルを行う。まず、表示コントロ
ーラは上画面の行アドレス００Ｈと１番目のＳＡＭブロ
ックを選択するＳＡＭ選択信号５１を発生する。そして
、ＲＡＳ５２がアクティブになった時に行アドレスのデ
コード結果によってメモリセルの最初の一行が選択され
る。と同時に、一行目のデータがＳＡＭ選択信号５１に
よって選ばれたＳＡＭ７ａに対して転送される。次に、
表示コントローラは上画面の列アドレス００Ｈを発生す
る。そして、ＣＡＳ５３がアクティブになった時にその
ときのアドレス００をＳＡＭ選択信号５１で選択された
アドレスカウンタ８ａがラッチしカウンタの値を００Ｈ
に設定する。続いて、表示コントローラは上と同様の手
順で下画面用のデータをＳＡＭブロックに転送する。そ
のあとシーケンシャル転送クロック１１ａ、１１ｂによ
ってアドレスカウンタ８ａ、８ｂがカウントを開始する
。そのカウント値によってデータセレクタ９ａ、９ｂが
それぞれ７ａ、７ｂ中の一つのデータを選択する。選択
されたデータが、順次、出力バッファ１０ａ、１０ｂを
通って出力される。

【００３２】これらの出力バッファ１０ａ、１０ｂから
の出力２１０ａ、２１０ｂを用いることによって、二画
面パネルの上下の画面に対して独立してシーケンシャル
にデータを出力できる。このことによってＣＲＴ接続時
にデュアルポートメモリを用いた場合と同様に、表示コ
ントローラがＶＲＡＭをアクセスしている時間を短縮し
ＣＰＵがＶＲＡＭに対してアクセス可能な時間を従来の
アクセス可能時間の内の約１０〜３０％から約８０％ま
で、おおよそ５０〜７０％向上させることができる。と
ころで、パソコン等の情報処理装置では画面表示が最も
重要な出力インターフェースであるため描画が頻繁に行
われる。そのため、描画を行う際の表示コントローラと
の競合が起こることによる待ち時間を短縮することによ
って情報処理能力を大幅に向上することができる。

【００３３】また、本実施例では、二つのＳＡＭに別々
にアドレスと転送信号を送っているが、マルチポートメ
モリ内部にアドレス変換回路を設けることによって、例
えば、上画面用のアドレスを与えたときに下画面のアド
レスを自動発生し上画面のデータ転送を行った後に自動
的に下画面のデータ転送を行うようにしても良い。もち
ろん、下画面のアドレスから上画面のアドレスを生成し
てもよい。

【００３４】次に、本発明によるマルチポートメモリを
用いたＶＲＡＭの実施例を第二の実施例として図６ない
し図９を参照しながら説明する。

【００３５】図６は、本発明の半導体記憶装置を用いた
ＬＣＤ表示装置の全体ブロック図である。２００はＶＲ
ＡＭに対して描画等を行うＣＰＵ、３００はマルチポー
トメモリを用いたＶＲＡＭ、４００はＶＲＡＭから表示
データを読みだし、二画面ＬＣＤにデータを送り出す表
示コントローラ、５００は二画面パネル、２０２はデー
タバス、２０４はアドレスバス、２０６はデータバスと
ＶＲＡＭを結ぶデータ線、２０８はアドレスバスとＶＲ
ＡＭを結ぶアドレス線である。図７は第一の実施例で述
べたマルチポートメモリを用いたＶＲＡＭ３００の構成
図である。３０１は八個のマルチポートメモリを制御す
るメモリ制御回路、１００ａ〜１００ｈは図１に示され
ているマルチポートメモリ、３０２ａ及び３０２ｂはマ
ルチポートメモリからでてくる出力をラッチし、シリア
ル転送クロックに従い外部にデータをシリアル出力する
シフトレジスタ、２０６はマルチポートメモリに接続さ
れるデータバス、２０８はマルチポートメモリに接続さ
れるアドレスバス、２１０ａはシフトレジスタから出力
されるシリアル出力信号のうちの一つ、２１０ｂは他方
のシリアル出力信号である。図８は二画面パネル５００
がデータを受け取る際のタイミングチャートである。Ｕ
Ｄ０からＵＤ３は上画面、ＬＤ０からＬＤ３は下画面用
の信号である。図９は図８のタイミングで送られたデー
タが二画面ＬＣＤの画面上でどのように表示されるかを
示したものである。本実施例の表示画面であり斜線部は
点灯していることをあらわしている。

【００３６】以下、本実施例が図９の画面を表示する際
の動作を説明する。まず、ＣＰＵ２００はＶＲＡＭ３０
０のアドレス００００Ｈ番地にＡＡＨを書き込む。する
と、ＶＲＡＭ中の各マルチポートメモリ１００ａ〜１０
０ｈの００００Ｈ番地に、１００ａに１、１００ｂに０
といった具合にデータが書き込まれる。そしてＣＰＵは
、同様に、残りのデータをＶＲＡＭに書き込んで行く。 一方、表示コントローラは、マルチポートメモリ１００
ａ〜１００ｈの各々に対して、まず、上画面用の表示デ
ータのある００００Ｈ番地の一行をＳＡＭ７ａへ転送し
アドレスカウンタ８ａを０にセットする。そして、次に
下画面用の表示データのある７８００Ｈ番地の一行をＳ
ＡＭ７ｂへ転送し、アドレスカウンタ８ｂを０にセット
する。このことによって１００ａ〜１００ｈのＳＡＭの
第０ビットにそれぞれ値がセットされる。そして、それ
ぞれのシーケンシャル転送クロック１１ａ、１１ｂによ
って上述の値がシフトレジスタ３０２ａ、３０２ｂに転
送され、図７の３０２ａ、３０２ｂのようになる。

【００３７】シフトレジスタに転送されたデータは、シ
ーケンシャル転送クロックの八倍の周波数のシリアル転
送クロックによって、順次、データ線２１０ａ、２１０
ｂを通って出力される。表示コントローラは、２１０ａ
、２１０ｂから出力されたデータをいったん取り込み、
上、下それぞれの画面毎にシリアルパラレル変換を行い
、図８に示すようなタイミングで二画面パネル５００に
出力する。二画面パネル５００は、このデータを受け取
り図９の様に画面表示を行う。

【００３８】次に、本発明によるマルチポートＶＲＡＭ
を用いた応用装置の実施例を第三の実施例として図１０
ないし図１３を参照しながら説明する。

【００３９】図１０は、応用装置の全体ブロック図で、
２００はＣＰＵ、４００は表示コントローラ、３１０は
本発明の三ポートのＶＲＡＭ、６００はＣＲＴ、２０２
はデータバス、２０４はアドレスバス、２０６はデータ
バスとＶＲＡＭ３１０を接続するデータ線、２０８はＶ
ＲＡＭ３１０とアドレスバスを接続するアドレス線であ
る。図１１はＶＲＡＭ上の仮想表示画面と三個のＣＲＴ
に表示される実表示画面の関係を現した図である。６０
１はＶＲＡＭ上の仮想表示画面。６０２ａ、６０２ｂ、
６０２ｃはそれぞれ６００ａ、６００ｂ、６００ｃに表
示される実画面を現している。６０３は仮想表示画面上
に存在している図形のイメージ画像である。図１２はＶ
ＲＡＭ３１０の構成を示すブロック図である。３０１は
八個のマルチポートメモリを制御するメモリ制御回路、
１１０ａ〜１１０ｈは後述の図１３に示されているマル
チポートメモリ、３０２ａ、３０２ｂおよび３０２ｃは
マルチポートメモリからでてくる出力をラッチし、シリ
アル転送クロックに従い外部にデータをシリアル出力す
るシフトレジスタ、２０６はマルチポートメモリに接続
されるデータバス、２０８はマルチポートメモリに接続
されるアドレスバス、２１０ａ、２１０ｂおよび２１０
ｃはマルチポートメモリのシーケンシャル出力、２２０
ａ、２２０ｂおよび２２０ｃはシフトレジスタから出力
されるシリアル出力信号である。図１３は図１２に示さ
れているマルチポートメモリ１１０の構成を示すブロッ
ク図である。３１１はＲＡＳ５２やＣＡＳ５３といった
メモリコントロール信号を受け取りメモリ制御を行う本
マルチポートメモリに外付けのメモリ制御回路、２はＣ
ＰＵまたは表示コントローラが出力するアドレスを受け
る入力バッファ、３はＲＡＳ５２がでていた場合に入力
バッファを通ってきたアドレスをデコードする行デコー
ダ、４は同様にＣＡＳ５３がアクティブであった場合に
アドレスをデコードする行デコーダ、５はＲＡＭ部入出
力用のバッファ、６はメモリセルアレイである。７ａ、
７ｂ、７ｃはデータ転送信号がでたときにメモリセルか
ら転送されるデータを蓄えるＳＡＭ、８ａ、８ｂ、８ｃ
はＳＡＭからシーケンシャルに出力するデータのカラム
アドレスを示すアドレスカウンタ、９ａ、９ｂ、９ｃは
アドレスカウンタの値を用いてＳＡＭのどのカラムを出
力するかを選択するシーケンシャルデータセレクタ、１
０ａ、１０ｂ、１０ｃは９ａ、９ｂ、９ｃによって選択
されたデータのシーケンシャル出力バッファである。ま
た、ＳＡＭ選択信号５１はメモリセルからどのＳＡＭへ
データを転送するかを選択する信号である。

【００４０】次に、本実施例の動作を説明する。表示コ
ントローラは垂直帰線期間中にＳＡＭ７ａにＰラスタ目
のデータを転送し、アドレスカウンタ８ａにはｐを設定
する。同様に、ＳＡＭｂにＱラスタ目のデータを転送し
、アドレスカウンタ８ｂにｑを設定する。そして、ＳＡ
Ｍ７ｃにもＱラスタ目のデータを転送し、アドレスカウ
ンタ８ｃにｒを設定する。そして、表示期間がはじまる
とシーケンシャル出力クロックに同期してシーケンシャ
ルに出力が行われる。そして、シーケンシャルな出力を
第二の実施例と同様にシフトレジスタに入力し、各々の
シリアル転送クロックに同期してＶＲＡＭの外部へシリ
アル出力する。ＣＲＴはこのＶＲＡＭのシリアル出力を
直接受け取り表示を行う。

【００４１】本マルチポートＶＲＡＭを用いることによ
って、ＶＲＡＭ上の仮想表示画面の内任意の領域を、任
意の表示装置でＣＰＵの負担を大きくすることなく表示
することが出来る。従って、縦に長い画面や横に広い画
面等を複数の表示装置を用いることによって簡単に実現
することができる。このことによって、二画面のＬＣＤ
とＣＲＴを同時に表示することもできるし、複数個のＣ
ＲＴを使用して一つを全体表示用に他のＣＲＴを部分の
拡大表示用として使用することもできるので、例えば、
ＣＡＤ装置などの性能向上にも役立つ。

【００４２】この例では、ＶＲＡＭの持つシリアル出力
ポートの数を三個としたが、二個でも、四個以上でも良
い。また、接続するシリアル入力インターフェースを持
つ表示装置も三個としたが、一個でも、二個でも、それ
以上の数でも良い。

【００４３】次に、本発明によるマルチポートＶＲＡＭ
を用いた応用装置の実施例を第四の実施例として図１２
ないし図１４を参照しながら説明する。

【００４４】図１４は本実施例の全体ブロック図で、２
００はＣＰＵ、４００は表示コントローラ、３１０は本
発明の三ポートのＶＲＡＭ、６００ａはＣＲＴ、６００
ｄはＬＣＤ、２０２はデータバス、２０４はアドレスバ
ス、２０６はデータバスとＶＲＡＭ３１０を接続するデ
ータ線、２０８はＶＲＡＭ３１０とアドレスバスを接続
するアドレス線である。図１２はＶＲＡＭ３１０の構成
を示すブロック図である。３０１は八個のマルチポート
メモリを制御するメモリ制御回路、１１０ａないし１１
０ｈは、図１３に示されているマルチポートメモリ、３
０２ａ、３０２ｂおよび３０２ｃはマルチポートメモリ
からでてくる出力をラッチし、シリアル転送クロックに
従い外部にデータをシリアル出力するシフトレジスタ、
２０６はマルチポートメモリに接続されるデータバス、
２０８は、マルチポートメモリに接続されるアドレスバ
ス、２１０ａ、２１０ｂおよび２１０ｃはマルチポート
メモリのシーケンシャル出力、２２０ａ、２２０ｂおよ
び２２０ｃはシフトレジスタから出力されるシリアル出
力信号である。図１３は図１２に示されているマルチポ
ートメモリ１１０の構成を示すブロック図である。３１
１は、ＲＡＳ５２やＣＡＳ５３といったメモリコントロ
ール信号を受け取り、メモリ制御を行う本マルチポート
メモリに外付けのメモリ制御回路、２はＣＰＵまたは表
示コントローラが出力するアドレスを受ける入力バッフ
ァ、３はＲＡＳ５２がでていた場合に入力バッファを通
ってきたアドレスをデコードする行デコーダ、４は同様
にＣＡＳ５３がアクティブであった場合にアドレスをデ
コードする行デコーダ、５はＲＡＭ部入出力用のバッフ
ァ、６はメモリセルアレイである。７ａ、７ｂ、７ｃは
データ転送信号がでたときにメモリセルから転送される
データを蓄えるＳＡＭ、８ａ、８ｂ、８ｃはＳＡＭから
シーケンシャルに出力するデータのカラムアドレスを示
すアドレスカウンタ、９ａ、９ｂ、９ｃはアドレスカウ
ンタの値を用いてＳＡＭのどのカラムを出力するかを選
択するシーケンシャルデータセレクタ、１０ａ、１０ｂ
、１０ｃは９ａ、９ｂ、９ｃによって選択されたデータ
のシーケンシャル出力バッファである。また、ＳＡＭ選
択信号５１はメモリセルからどのＳＡＭへデータを転送
するかを選択する信号である。

【００４５】次に、本実施例がＣＲＴとＬＣＤに同時に
同じ画面を表示する場合の動作を説明する。ＣＰＵ２０
０はＶＲＡＭに描画を行う。表示コントローラはメモリ
セルアレイからＳＡＭ７ａにＣＲＴ用の表示データを転
送する。そして、その次にはＳＡＭ７ｂに二画面パネル
の上画面用のデータを転送する。続いてＳＡＭ７ｃに下
画面用のデータを転送する。データ転送後ＳＡＭ７ａは
ＳＡＭ７ａ用のシーケンシャル出力クロックａで動作す
るアドレスカウンタ８ａのカウントに従い、データセレ
クタ９ａを通して出力バッファ１０ａからデータを出力
する。同様に、ＳＡＭ７ｂはＳＡＭ７ｂ用のシーケンシ
ャル出力クロック５４ｂに従い、ＳＡＭ７ｃはＳＡＭ７
ｃ用のシーケンシャル出力クロック５４ｃに従い、それ
ぞれ出力バッファ１０ｂ、１０ｃから出力する。このと
きＳＡＭ７ａ用のクロックに対してＳＡＭ７ｂ、ＳＡＭ
７ｃ用のクロックは半分の周波数である。出力されたデ
ータそれぞれをシフトレジスタ３０２ａ、３０２ｂ、３
０２ｃが受け取る。そして、シフトレジスタ３０２ａは
自分用のシリアル転送クロック５５ａに同期してデータ
を、順次、出力する。シフトレジスタ３０２ｂ、３０２
ｃも同様である。このとき、シリアル転送クロック５５
ａはマルチポートメモリが八枚であることからシーケン
シャル出力クロック５４ａの８倍の周波数で動作してい
る。シリアル転送クロック５５ｂ、５５ｃも同様である
。そして、シフトレジスタから出力されたデータはそれ
ぞれ、２２０ａはＣＲＴに、２２０ｂはＬＣＤの上画面
に、２２０ｃはＬＣＤの下画面に転送されそれぞれの表
示装置で画像となる。

【００４６】本実施例のＶＲＡＭを用いることによって
従来は二組のＶＲＡＭを使用するか、ＶＲＡＭに外付け
のフレームバッファを使用するといったことが必要であ
ったＣＲＴとＬＣＤの同時表示をメモリを追加しないで
実現することができるといった効果がある。また、その
ことによってＶＲＡＭにかかるコストを大幅に減少させ
ることができ、さらに、部品数を減少させることができ
るため実装面積の削減にもなる。このことはＬＣＤを利
用することの多い可搬型の情報処理装置、特に、安価な
モデルが多く小型化が必要なノートブックタイプの情報
処理装置に用いることによっていっそうの効果が得られ
る。

【００４７】本実施例の表示装置は、ＬＣＤパネルとＣ
ＲＴの組み合わせであるが表示装置の種類と数に制限は
なく、インターレースのＣＲＴとノンインターレースの
ＣＲＴといった組み合わせでも、ＬＣＤとＣＲＴ二台と
いった組み合わせであっても何等差し支えない。

【００４８】

【発明の効果】本発明の半導体記憶装置は、上下二画面
に分割されたパネルを用いて画面表示を行う場合に、上
、下それぞれのパネルについてシリアル出力ポートを所
有するため表示コントローラが表示読みだしを頻繁に行
う必要がなく、ＣＰＵの描画との競合を大幅に減少させ
ることが出来るのでＣＰＵの描画効率が５０〜７０％向
上するとともにパーソナルコンピュータの動作をも高速
化できる。

【００４９】また、本発明を応用した表示装置を用いる
と一つの表示メモリ空間を複数の表示装置を用いて表示
する場合に、複数のディスプレイ装置を用いることによ
って様々な画面表示方法を選択することができる。

【００５０】さらに、本発明の半導体記憶装置を用いれ
ばＣＲＴやＬＣＤといった異なる種類の表示装置をどち
らかを単独に使用しているときと比べ、外付けの装置を
追加することなく同時に使用することができる。

【図面の簡単な説明】

【図１】本発明のマルチポートメモリの一実施例を示す
ブロック図、

【図２】従来の半導体記憶素子の構成を示すブロック図
、

【図３】従来の半導体記憶素子の他の構成を示すブロッ
ク図、

【図４】半導体記憶装置の使い方の一例を示すメモリマ
ップ、

【図５】半導体記憶装置の使い方の他の例を示すメモリ
マップ、

【図６】本発明の半導体記憶装置を使用した一実施例の
全体ブロック図、

【図７】本発明の半導体記憶装置の一実施例を示すブロ
ック図、

【図８】二画面分割ＬＣＤパネルに表示データを与える
タイミングチャート、

【図９】二画面分割ＬＣＤパネルでの画面表示例、

【図
１０】本発明の半導体記憶装置を使用した第二の実施例
の全体ブロック図、

【図１１】複数の表示装置を用いた場合の半導体記憶装
置上のイメージと、実際に表示される画面との関係を示
した説明図、

【図１２】本発明の半導体記憶装置の他の実施例示すブ
ロック図、

【図１３】本発明のマルチポートメモリの他の実施例を
示すブロック図、

【図１４】本発明の半導体記憶装置を使用した第三の実
施例の全体ブロック図。

【符号の説明】

１…メモリ制御回路、７ａ〜７ｃ…ＳＡＭ、８ａ〜８ｃ
…アドレスカウンタ、９ａ〜９ｃ…データセレクタ、１
０ａ〜１０ｃ…出力バッファ、５４…ＳＡＭの表示デー
タをシーケンシャルに出力するクロック、１００…マル
チポートメモリ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】メモリセルアレイを含みデータバスから並
   列にアクセスすることのできるＲＡＭ部と、前記メモリ
   セルアレイから一行のデータを転送することのできるシ
   ーケンシャル・アクセス・メモリと、前記シーケンシャ
   ル・アクセス・メモリのどのアドレスからデータを出力
   するかを決定するアドレスカウンタと、前記アドレスカ
   ウンタの値によって前記シーケンシャル・アクセス・メ
   モリから出力するデータを選択するデータセレクタと、
   前記データセレクタによって選択されたデータを出力す
   るシーケンシャル出力ポートを持つマルチポートメモリ
   において、各々の前記シーケンシャル・アクセス・メモ
   リにつき一組の前記アドレスカウンタと前記アドレスカ
   ウンタの動作用のクロック入力とを備えたことを特徴と
   するマルチポートメモリ。
2. 【請求項２】請求項１において、複数個の前記マルチポ
   ートメモリをもち、それぞれの前記マルチポートメモリ
   のシーケンシャル出力ポートからの出力を同時に受け取
   る前記マルチポートメモリと同数のビット数のシフトレ
   ジスタを備えた表示用半導体記憶装置において、前記マ
   ルチポートメモリを複数個用い、それぞれの前記シフト
   レジスタにそれぞれ一つの前記シフトレジスタ動作用の
   シフトクロックを備えたマルチポートビデオ・ランダム
   ・アクセス・メモリ。
3. 【請求項３】請求項２に記載のマルチポートビデオ・ラ
   ンダム・アクセス・メモリを表示用記憶装置として用い
   た情報処理装置。