JPH04341065A

JPH04341065A - 画像符号化装置及びその方法

Info

Publication number: JPH04341065A
Application number: JP3113226A
Authority: JP
Inventors: Hiroshi Takizawa; 浩滝沢; Kenichi Nagasawa; 健一長沢
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-05-17
Filing date: 1991-05-17
Publication date: 1992-11-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像符号化装置に関し、
特に画像情報を周波数領域に変換して得た変換データを
量子化し、該量子化された変換データを可変長符号化す
る画像符号化装置に関するものである。

【０００２】

【従来の技術】近年、カラー画像信号の符号化方式とし
て、適応的ＤＣＴ（離散的コサイン変換）符号化方式が
注目されており、この種の符号化方式の国際標準化機関
として設立されたグループであるＪＰＥＧ（Ｊｏｉｎｔ
　　ＰｈｏｔｏｇｒａｐｈｉｃＥｘｐｅｒｔ　　Ｇｒｏ
ｕｐ）における符号化方式においても、ＤＣＴ符号化方
式が採用されている。

【０００３】以下、この種の符号化方式の基本システム
の概要について簡単に説明する。

【０００４】図２はＤＣＴ変換を用いた従来の符号化方
式の概略構成例を説明するためのブロック図、図３〜図
６は図２に示す符号化方式の処理を説明するための図で
ある。２は符号化しようとするデジタル画像信号の入力
端子であり、ラスタースキャンによるデジタル画像信号
が入力される。該端子２に入力された画像信号は８×８
ブロック化回路４に入力され、ここで２次元的に（８×
８）画素からなる画素ブロックに分割され、この画素ブ
ロック単位で後段に送出される。

【０００５】６はこのブロック化回路４からの画像信号
をＤＣＴ変換し、周波数領域についての（８×８）のデ
ータマトリクスを出力するＤＣＴ変換回路である。即ち
、図３に示す如き画像データＤ１１〜Ｄ８８からなる画
素ブロックは、該回路６により図４に示す如きＸ１１〜
Ｘ８８からなるデータマトリクスに変換される。

【０００６】ここで、Ｘ１１は画素ブロックの水平方向
及び垂直方向についての直流（ＤＣ）成分、即ち、この
画素ブロックの平均値を示している。このＸ１１〜Ｘ８
８を一般にＸｉｊとすると、ｉが大きい程垂直方向に高
い周波数を有する成分、ｊが大きい程水平方向に高い周
波数を有する成分を示している。

【０００７】ＤＣＴ変換回路６から出力されたデータマ
トリクスは線形量子化回路８に入力される。一方、量子
化マトリクス発生回路１８は、各ＤＣＴ係数Ｘ１１〜Ｘ
８８に対する量子化ステップサイズの重み付けを示す量
子化マトリクスＷ１１〜Ｗ８８（図５に示す）を発生し
、係数発生回路１６は係数Ｃを発生する。この量子化マ
トリクスＷ１１〜Ｗ８８及び係数Ｃは乗算器２０へ入力
される。乗算器２０では（Ｗｉｊ×Ｃ）を演算し、線形
量子化回路８の量子化ステップはこの乗算器２０の出力
Ｑ１１〜Ｑ８８に従って決定される。ここでＣは正の値
であり、このＣの値により画質や発生データ量が制御さ
れる。

【０００８】実際には、線形量子化回路８ではＸｉｊ／
Ｑｉｊが演算され、出力される。この線形量子化回路８
の出力をＧ１１〜Ｇ８８とする。この量子化された変換
データＧ１１〜Ｇ８８はジグザグ走査回路１０にて直流
成分から順に送出される。即ち、ジグザグ走査回路１０
からは、Ｇ１１〜Ｇ８８がＧ１１，Ｇ１２，Ｇ２１，Ｇ
３１，Ｇ２２，Ｇ１３，Ｇ１４，Ｇ２３，Ｇ３２，Ｇ４
１・・・・・・・Ｇ８５，Ｇ８６，Ｇ７７，Ｇ６８，Ｇ
７８，Ｇ８７，Ｇ８８の順で可変長符号化回路（ＶＬＣ
）１２に供給される。

【０００９】ＶＬＣ１２においては、例えば直流成分Ｇ
１１については近傍に位置する画素ブロック間で予測値
を算出し、この予測値との予測誤差をハフマン符号化す
る。また、直流成分Ｇ１１以外の交流成分Ｇ１２〜Ｇ８
８については、その量子化出力を上述の如く、低周波成
分から高周波成分へとジグザグ走査しながら符号化し、
量子化出力が０でない有意係数はその値により、グルー
プに分類し、そのグループ識別番号と、直前の有意係数
との間にはさまれた量子化出力が０の無効係数の個数の
ラン長とを組にしてハフマン符号化し、続いてグループ
内のいずれの値であるかを等長符号を付加する。

【００１０】一般に、画像の斜め方向の高周波成分は発
生確率が低いため、ジグザグ走査後のＧｉｊの後半部分
はすべて０になることが多いと予想される。従って、こ
の様にして得た可変長符号は非常に高い圧縮率が期待で
き、平均で数分の１程度の圧縮率を想定した場合には、
殆ど画質劣化のない画像が復元できる。

【００１１】一方、一般に伝送路は単位時間あたりの伝
送容量は定められており、動画像を伝送する場合の様に
所定期間毎に１画面を伝送しなければならない場合にお
いては、出力される符号が画面単位もしくは画素ブロッ
ク単位で固定されたビット数となることが望まれる。

【００１２】ここで、前述の係数Ｃを大きくとればＧｉ
ｊが０となる確率が増加し、符号化されたデータの総ビ
ット数ＮＢが減少する。この係数Ｃと総ビット数ＮＢと
の関係は、画像によって異なるが何れにしても単純減少
関数であり、平均的な画像について図６の如き対数曲線
となることが知られている。

【００１３】そこで、所望の総ビット数ＮＢ０を得るた
めの係数Ｃ０を予測する手法が、前述のＪＰＥＧ等によ
り提示されている。即ち、ある係数Ｃ１について先ず符
号化を行い、こうして得られた符号の総ビット数ｎｂ１
を求める。このｎｂ１及びＣ１に基づきＣ０の予測値Ｃ
２を計算する、この計算は図６に示す対数曲線が（Ｃ１
，ｎｂ１）上を通ることから予測することができる。

【００１４】この操作を数回繰返すことにより、所望の
総ビット数ＮＢ０に対して数％程度の誤差符号量とする
ことができる。

【００１５】

【発明が解決しようとする課題】しかしながら、この様
に繰返し符号化を行い上記係数Ｃ０の値を決定する処理
は、非常に時間のかかる処理であり、動画像の様に所定
期間に１画面を必ず伝送しなければならない符号化装置
には適していない。特に、高品位テレビジョン信号の如
くビットレートの極めて高い画像信号を取扱う場合には
この様な処理は不可能である。

【００１６】本発明は斯かる背景下に画像情報を周波数
領域に変換して得た変換データを量子化し、該量子化さ
れた変換データを可変長符号化する符号化装置において
、高速の処理が可能で、かつ、各画面毎のデータ量を所
望のデータ量に設定することの出来る画像符号化装置を
提供することを目的とする。

【００１７】

【課題を解決するための手段】斯かる目的下に於て、本
発明によれば画像情報を周波数領域に変換して得た変換
データを量子化し、該量子化された変換データを可変長
符号化する符号化装置において、互いに１画面分の時間
差を有する前記変換データを並列に出力して複数チャン
ネルの変換データを出力する並列化手段と、前記並列化
手段の出力する複数チャンネルの変換データを夫々量子
化する複数の量子化手段と、該複数の量子化手段中の第
１の量子化手段で量子化された変換データを前記可変長
符号化により符号化した際のデータ量を、前記所定期間
単位で演算する演算手段と、前記演算手段の出力に応じ
て、前記第１の量子化手段へ入力される変換データに対
して前記所定期間の時間差を有する変換データの入力さ
れる第２の量子化手段の量子化ステップを前記所定期間
単位で制御する制御係数を発生する係数発生手段と、前
記複数の量子化手段で量子化された複数チャンネルの変
換データ中の２以上を夫々可変長符号化する複数の符号
化手段と、同一画面の画像情報について前記複数の符号
化手段の出力する符号化コードを選択的に出力する選択
手段とを備える構成とした。

【００１８】

【作用】上述の如く構成することにより、第２の量子化
手段の制御係数は第１の量子化手段の制御係数に比し、
所望の値に近くなる。この様な処理を並列して多段に行
えばいずれかの量子化手段ではほぼ所望の制御係数によ
る量子化が行える様になる。従って複数の量子化手段の
出力する変換データを夫々符号化し、同一画面の画像情
報について、これらの各符号化コードを選択的に出力し
てやればほぼ所望のデータ量での符号化が行える。また
、符号化や制御係数の演算を同一画面について繰り返し
て行うことはないので処理は極めて高速で行え、動画像
等の処理にも十分適用することができる。

【００１９】

【実施例】以下、本発明の実施例について説明する。

【００２０】図１は本発明の一実施例としてテレビジョ
ン信号の伝送を行う伝送装置に本発明を適用した符号化
装置の構成を示すブロック図である。

【００２１】図中、２２はアナログテレビジョン信号の
入力端子であり、該端子２２から入力されたテレビジョ
ン信号はＡ／Ｄ変換器２４にて８ビットにデジタル化さ
れ、図２のブロック化回路４と同様の動作を行う（８×
８）ブロック化回路２６にて（８×８）の画素ブロック
に分割され、各ブロック毎にＤＣＴ変換回路２８に供給
される。

【００２２】各ブロックの画素データＤ１１〜Ｄ８８は
ＤＣＴ変換回路２８にて図２の場合と同様に周波数領域
についてのデータマトリクスＸ１１〜Ｘ８８に変換され
、ジグザグ走査回路３０に供給される。該ジグザグ走査
回路３０は、図２の１０と同様の動作を行い、ＤＣＴ変
換されたデータマトリクスＸ１１〜Ｘ８８をＸ１１，Ｘ
１２，Ｘ２１，Ｘ３１，Ｘ２２，Ｘ１３，Ｘ１４，Ｘ２
３，Ｘ３２，Ｘ４１・・・・・・・Ｘ８５，Ｘ８６，Ｘ
７７，Ｘ６８，Ｘ７８，Ｘ８７，Ｘ８８の順で出力する
。

【００２３】量子化マトリクス発生回路３６は、前述の
量子化マトリクスＷ１１〜Ｗ８８を発生する。但し、本
実施例では各量子化回路３２ａ〜３２ｅには既にジグザ
グ走査されたデータが入力されるのでこの量子化マトリ
クスＷ１１〜Ｗ８８もジグザグ走査に対応した順序で発
生され、乗算回路３８ａ〜３８ｅに供給される。

【００２４】乗算器３８ａには初期係数発生回路より、
前述の係数（制御係数）Ｃとして初期係数Ｃ１が供給さ
れる。ここで、本実施例ではこの初期係数Ｃ１は「１」
とする。なお、この初期係数Ｃ１を「１」とした場合に
は、Ｗｉｊ＝Ｑｉｊとなるので乗算回路３８ａは不要で
あり、量子化マトリクスＷ１１〜Ｗ８８をそのまま量子
化回路３２ａに入力すれば良い。

【００２５】こうして、量子化回路３２ａにおいてはこ
の制御係数Ｃ１による量子化コードＧ１１１〜Ｇ１８８
が得られる。この量子化された変換コードＧ１１１〜Ｇ
１８８はＶＬＣ４０ａに入力される。

【００２６】本実施例にあってはＶＬＣ４０ａ〜４０ｅ
は実際の符号化データｄ１〜ｄ５と、図１のＶＬＣ１２
と同様の処理を行った場合の各画面毎の総ビット数情報
ｎｂ１〜ｎｂ５とを出力する。このＶＬＣ４０ａの出力
する総ビット数情報ｎｂ１は係数演算回路４４ａに入力
される。係数演算回路４４ａ〜４４ｄはＶＬＣ４０ａ〜
４０ｄからの総ビット数情報ｎｂ１〜ｎｂ４及び初期係
数と係数演算回路４４ａ〜４４ｃの出力Ｃ１〜Ｃ４を用
いて所望の総ビット数ＮＢ０に対応する制御係数Ｃ０を
予測し、夫々制御係数としてＣ２〜Ｃ５を出力する。こ
こで、係数演算回路４４ａ〜４４ｄは量子化回路３２ａ
〜３２ｄに入力された１画面分の変換データによって得
られた制御係数Ｃ２〜Ｃ５を次の１画面分の変換データ
が量子化回路３２ａ〜３２ｄに入力されるタイミングで
出力する。

【００２７】一方、３４ａ〜３４ｄはジグザグ走査回路
３０の出力を１画面（フレーム）期間遅延する回路（１
ＦＤＬ）であり、従って、係数演算回路４４ａの出力す
る制御係数Ｃ２はこの制御係数Ｃ２を得るために用いた
１画面分の変換データが量子化回路３２ｂに入力される
タイミングで乗算器３８ｂに入力される。乗算回路３８
ｂでは（Ｗｉｊ×Ｃ）が演算され量子化回路３２ｂに入
力される。即ち、量子化回路３２ｂでは同一の画面につ
いて２度目の量子化が行われることになり、制御係数Ｃ
２による量子化コードＧ２１１〜Ｇ２８８が得られる。この量子化された変換コードＧ２１１〜Ｇ２８８はＶＬ
Ｃ４０ｂに入力される。

【００２８】係数演算回路４４ｂ〜４４ｄ，乗算回路３
８ｃ〜３８ｅ，１ＦＤＬ３４ｂ〜３４，ＶＬＣ４０ｂ〜
４０ｅ及び量子化回路３２ｃ〜３２ｅの動作は、夫々係
数演算回路４４ａ，乗算回路３８ｂ，１ＦＤＬ３４ａ，
ＶＬＣ４０ａ及び量子化回路３２ｂの動作と同様であり
、これらの回路によって１つの画面についての所望の制
御係数の予測値が順次更新されていく。

【００２９】ここで、係数演算回路４４ｄから得られる
制御係数ｃ５は、所望の総ビット数ＮＢＯに対応する制
御係数ＣＯに極めて近い値となる確率が高い。従って、
ＶＬＣ４０Ｅにて演出された総ビット数情報ｎｂ５が上
記所望の総ビット数ＮＢＯに最も近い値になっていると
思われる。

【００３０】しかしながら、これはあくまでも確率が高
いということであり、またｎｂ５が各画面の上限ビット
数でもあるＮＢＯより多くなる可能性もある。

【００３１】従って、本実施例にあってはＶＬＣ４０ａ
〜４０ｅが算出する総ビット数情報ｎｂ１〜ｎｂ５をレ
イトフィクサ４６に入力し、同一のフレームに対するｎ
ｂ１〜ｎｂ５の中でＮＢＯ以下で、且、ＮＢＯに最も近
い値となる総ビット数情報を判定し、この総ビット数を
与える制御係数及び符号化コードを最終的な制御係数及
び符号化コードとする。

【００３２】データバッファ４５ａ〜４５ｊは、ＶＬＣ
４０ｅが出力している符号化コードｄ５に対応するフレ
ームと同一のフレームについてＶＬＣ４０ａ〜４０ｄが
出力する符号化コードｄ１〜ｄ４を、この符号化コード
ｄ５と同じタイミングでデータ選択スイッチ４７に与え
るためのものである。また、このデータバッファ４５ａ
〜４５ｊは同一フレームについての４種の符号化コード
ｄ１〜ｄ４と共に、これらの符号化コードを与える制御
係数ｃ１〜ｃ４についても同じタイミングでデータ選択
スイッチに与える様にこれらを遅延（バッファリング）
する。

【００３３】レイトフィクサ４６はデータ選択スイッチ
４７を制御して、ＶＬＣ４０ｅが出力する符号化コード
ｄ５、データバッファ４５ｄ，４５ｇ，４５ｉ，４５ｊ
の出力する符号化コードｄ１，ｄ２，ｄ３，ｄ４のいず
れかを最終的な符号化コードＤＡＴＡとして出力せしめ
る。データ選択スイッチ４７はこれと共に係数演算回路
４４ｄの出力する制御係数ｃ５、データバッファ４５ｄ
，４５ｇ，４５ｉ，４５ｊの出力する制御係数ｃ１，ｃ
２，ｃ３，ｃ４のいずれかを最終的な制御係数Ｆとして
出力する。

【００３４】この符号化コードＤＡＴＡと制御係数Ｆと
はマルチプレクサ４８で多重され、端子５０より伝送路
に出力される。

【００３５】上述の如き構成によれば、制御係数Ｃのフ
ィードバックを全く行っていないので、同一の画面に対
する制御係数Ｃの計算を５度行っているにも拘らず、１
画面あたりの処理に要する期間は制御係数Ｃを一定とす
る処理と同一となり、極めて高速の処理が可能となって
いる。また、各画面について５種の符号化コードのうち
最も効率の良い符号化コードを出力できるので、画質と
しても与えられた総データレートの内で最良のものが伝
送できる。

【００３６】尚、本実施例にあっては同一フレームにつ
いてＶＬＣ４０ａ〜４０ｅの出力する符号化コードを出
力できる構成としたが、実際にはＶＬＣ４０ｄと４０ｅ
のみ、もしくはＶＬＣ４０ｃ〜４０ｅの出力する符号化
コードを選択的に出力できる様にすれば同様の効果が得
られる。この場合には図１の実施例に比しデータバッフ
ァの容量が小さく抑えられ、ハードウェアの大規模化が
抑制できる。

【００３７】また、上述の実施例に於て係数演算回路４
４ｂ〜４４ｄは、係数演算回路４４ａ〜４４ｃの出力す
る係数Ｃ２〜Ｃ４と、該係数Ｃ２〜Ｃ４に従って量子化
、可変長符号化した場合の総ビット数情報ｎｂ２〜ｎｂ
４を用いて所望の制御係数Ｃ０を予測したが、更に前段
の係数及び総ビット数情報を用いてより正確に予測する
構成とすることも可能である。例えば係数演算回路４４
ｂにおいて係数Ｃ３を演算するために係数Ｃ１，Ｃ２及
び総ビット数情報ｎｂ１，ｎｂ２を用いればより正確に
係数Ｃ０を予測することができる。

【００３８】また、上述の実施例に於ては１フレーム期
間の時間差を有する被ＤＣＴ変換データＸを並列に出力
するために、ＤＣＴ変換回路２８及びジグザグ走査回路
３０の後段に１ＦＤＬ３４ａ〜３４ｄを縦続接続したが
、この被ＤＣＴ変換データＸのビット数を大きくとる必
要がある場合は１ＦＤＬのメモリ容量を節約するために
（８×８）ブロック化回路２６の後段に複数の１ＦＤＬ
を縦続に接続し、各１ＦＤＬの出力にもＤＣＴ変換回路
及びジグザグ走査回路を接続する構成とすることも可能
である。

【００３９】更に、本実施例に於ては、極めて高速の処
理を実現するために制御係数Ｆは各画面毎に決定してい
るが、処理時間に若干の余裕がある場合には、この制御
係数Ｆの値を決定する単位（期間）を小さく（短く）す
ることも可能である。

【００４０】

【発明の効果】以上説明した様に、本発明の画像符号化
装置によれば、画像情報を周波数領域に変換して得た変
換データを量子化し、該量子化された変換データを可変
長符号化する符号化装置において、各画面のデータ量を
所望のデータ量に設定することができ、かつ、極めて高
速の処理が可能となった。

【図面の簡単な説明】

【図１】本発明の一実施例としての画像符号化装置の構
成を示すブロック図である。

【図２】ＤＣＴ変換を用いた従来の符号化方式の概略構
成例を説明するためのブロック図である。

【図３】（８×８）の画像データよりなる画素ブロック
を示す図である。

【図４】ＤＣＴ変換されたデータマトリクスを示す図で
ある。

【図５】量子化ステップサイズの重み付けを示す量子化
マトリクスを示す図である。

【図６】係数Ｃと総ビット数との関係を示す図である。

【符号の説明】

２６　　ブロック化回路３０　　ＤＣＴ変換回路３２ａ〜３２ｅ　　量子化回路３４ａ〜３４ｄ　　１フレーム期間遅延回路３６　　量
子化マトリクス発生回路３８ａ〜３８ｅ　　乗算回路４０ａ〜４０ｅ　　可変長符号化回路４２　　初期係数発生回路４４ａ〜４４ｄ　　係数演算回路４５ａ〜４４ｊ　　データバッファ４６　　レイトフイクサー４７　　データ選択スイッチ４８　　マルチプレクサ

Claims

【特許請求の範囲】

【請求項１】　　画像情報を周波数領域に変換して得た
変換データを量子化し、該量子化された変換データを可
変長符号化する符号化装置において、互いに１画面分の
時間差を有する前記変換データを並列に出力して複数チ
ャンネルの変換データを出力する並列化手段と、前記並
列化手段の出力する複数チャンネルの変換データを夫々
量子化する複数の量子化手段と、該複数の量子化手段中
の第１の量子化手段で量子化された変換データを前記可
変長符号化により符号化した際のデータ量を、前記画面
単位で演算する演算手段と、前記演算手段の出力に応じ
て、前記第１の量子化手段へ入力される変換データに対
して１画面前の変換データの入力される第２の量子化手
段の量子化ステップを画面単位で制御する制御係数を発
生する係数発生手段と、前記複数の量子化手段で量子化
された複数チャンネルの変換データ中の２つ以上を夫々
可変長符号化する複数の符号化手段と、同一画面の画像
情報について前記複数の符号化手段の出力する符号化コ
ードを選択的に出力する選択手段とを備える画像符号化
装置。
【請求項２】　　前記複数の符号化手段の出力する符号
化コードの時間差を補償するバッファを設けたことを特
徴とする請求項１の画像符号化装置。