JPH04339368A - ディジタル信号記録伝送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル信号を記録再
生する装置に係り、特に重ね書きによるアフターレコー
ディングを行う記録再生装置に用いて好適なディジタル
信号の記録伝送方法に関する。

【０００２】

【従来の技術】従来のディジタル信号記録再生装置は、
特開昭５８−１８７０３９号記載のように、入力される
各データ間にブロック単位の遅延によるインターリーブ
を施して記録再生する方法がとられている。これはディ
ジタルオーディオテープレコーダのような装置では高密
度記録を行うため、その結果バースト性のエラーが増大
するがこれをランダムエラーに変換し、誤り検出訂正符
号の効果を高めるとともに誤り訂正不能となった場合に
対しても、その前後のデータが同時に誤りとならないよ
うにして、この正しい両データの平均値データで近似補
間することを目的としている。このようにオーディオ信
号やビデオ信号の場合は誤りデータを平均値補間したと
しても、Ｄ／Ａ変換されて出力する信号では聴覚上ある
いは視覚上それほど支障はない。ところがフロッピーデ
ィスクのようにデータレコーダとして使用されるような
ディジタル信号の記録再生装置では、データ１ビットの
誤りがあっても致命的な欠陥となるため、誤り検出もれ
や誤訂正は存在してはならず、もちろん平均値補間など
のデータを変換してしまうような方法は使用できない。 そこでデータレコーダなどでは絶対的に誤り発生回数を
低減するため記録密度を低くしてエラーレートを低減さ
せる方法が一般的である。

【０００３】この様な従来技術の一例として特開昭５９
−８４３０５号に記載されるような静止画情報を専用の
フロッピーディスクに記録する電子カメラ（スチルカメ
ラまたはビデオフロッピー）システムを用いて画像の代
わりにディジタルデータを記録する場合において述べる
。

【０００４】図２は電子カメラのデータ記録のための記
録フォーマットである。図中（ａ）はフレーム構成を示
し、１フレームは１２８ブロックから構成されるととも
に、２１はヘッド接触開始位置に相当し、マージンとし
てバースト信号等が記録される。またＩＤ部は入力され
る信号以外の制御信号を付加する領域である。（ｂ）は
１ブロックの構成を示しており、Ｓｙｎｃは同期信号、
ＢＡはブロックアドレスおよびサブコード、ＣＲＣはＢ
Ａ部の誤り検出を行うパリティ符号である。ＰＣＭｄａ
ｔａ領域は入力されるデータを３２サンプル（１サンプ
ルは８ビットで全２５６ビット）に分割し、Ｃ１，Ｃ２
はＰＣＭｄａｔａの誤り検出および訂正を行うための第
１および第２の符号を記録する領域で、たとえばリード
ソロモン符号等が生成されて記録される。２２はビデオ
フロッピーディスクとよばれる磁気シートであり、図中
２３〜２６に示すような４セクタに分割して記録する方
法がとられる。

【０００５】図３は従来のインターリーブによるメモリ
マップである。図中ＢＬＯＣＫは図２に示した１ブロッ
ク構成と対応しており、Ｓはサブコード等、所定の冗長
符号を記憶する領域、Ｄは入力されるＰＣＭデータの記
憶領域、Ｃ１，Ｃ２は第１および第２の誤り検出訂正符
号による冗長パリティ符号を記録する領域である。従来
のインターリーブでは、入力される時系列順の各データ
にそれぞれ同一の遅延を与えて同図矢印Ｂに示した位置
に各々記憶する。また矢印Ｂに位置するデータから第２
の符号Ｃ２を生成して上記同一の遅延による矢印Ｑの位
置に記憶する。さらに第１の符号Ｃ１は矢印Ａに位置す
るＰＣＭデータおよび符号Ｃ２から生成し、矢印Ｐで示
した様に矢印Ａと同一ブロック上に記憶する。ここで各
ブロックの同期信号から符号Ｃ１までを矢印Ａ，Ｐの順
でかつブロック番号の順に従って読みだし記録する。し
たがって入力される時系列データおよび符号Ｃ２は矢印
Ｂ，Ｑで示したようなブロックごとに遅延されたインタ
ーリーブがかかることになり、またＣ１は１ブロックで
完結して生成、記録されることになる。

【０００６】

【発明が解決しようとする課題】上記従来の技術による
インターリーブを施した記録方法では、２点の課題があ
げられる。第１は重ね書きによるアフターレコーディン
グを行った際の消え残りによる誤りの誤検出、誤訂正が
発生すること。第２は予め決められたメモリ領域内で一
定遅延のインターリーブによる訂正符号の生成を行うこ
とによるメモリ容量との不整合あるいは訂正能力の劣化
である。以下この課題について詳細に説明する。

【０００７】図４は上記第１の課題を説明する図で、図
中ａ，ｂは各フレーム信号中のブロックおよびそのブロ
ック番号である。ここで（ａ）は正常な状態で信号が記
録される位置関係を示しており、磁気シートの回転に応
じて生じるＴＡＣ１パルスで挾まれた位置Ｔに記録され
る。また（ａ）の様に記録されている上から重ね書きに
よってアタターレコーディングを行った場合に、しかも
ＴＡＣ２パルスが同図（ｂ）のように本来記録される位
置Ｔからずれた場合を考える。この時アフターレコーデ
ィング後の信号は同図（ｃ）のようになり、Ｅで示した
部分はアフターレコーディング信号（ｂ）の終了部にあ
たるため、古いブロックデータａ１２５，ａ１２６が誤
りになったとする。この時ａ１２７，ａ１２８は古いデ
ータではあるがブロック完結形で生成、記録されたＣ１
符号によるチェックを行った場合、誤りとはならない。 また再生時においては同図（ｃ）のパルスＲＰのように
、本来記録される領域Ｔより前後ともマージンをとった
Ｒの領域でデータ検出が行われるため、（ｂ）のように
アフターレコーディングが行われると、データはＴ領域
にあるｂ３，ｂ４，…，ｂ１２８，ａ１２５，ａ１２６
，ａ１２７，ａ１２８の１２８個が新しく記録されたデ
ータとして取り扱われることになる。この結果、ａ１２
５，ａ１２６が誤りとなっている場合、誤りと判断され
ていないｂ３〜ｂ１２８およびａ１２７，ａ１２８の各
データにより誤りデータａ１２５，ａ１２６の誤り訂正
が行われることになり誤訂正が発生してしまうことにな
る。したがって従来の装置では記録が終了した際に同図
（ｄ）の斜線部に示したようなアフターレコーディング
マージンとして一定の期間無信号を記録するための回路
および装置が必要であった。

【０００８】次に第２の課題を説明する。ディジタル記
録装置においては前述したようなブロック単位で完結す
る誤り訂正符号Ｃ１が付加されるが、さらに効果的な訂
正能力を得るために、これらにクロスした斜交の系列で
第２の誤り訂正符号Ｃ２が付加されることが多い。この
場合隣接するデータ間の遅延をより大きくすることでバ
ースト性のエラーに対する訂正能力を向上させる効果が
得られる。しかしながら遅延を大きくすればするほど必
要となるメモリ容量も大きくなる。ここで一定プロック
数から構成されるフレーム内でＣ２符号を完結させる場
合等においてはメモリの容量が一定に決められるため、
この領域内でより大きな遅延を与えてやれば最大の効果
が発揮できることになる。ところが従来のように一定の
遅延で隣接するデータの距離ｄを大きくする時、たとえ
ば１フレームが１２８ブロックで構成され、Ｃ２符号が
３６サンプルから生成される場合は、１２８／３６以下
の最大の整数は３となり、隣接するデータの距離ｄは３
ブロックとなる。しかしながらｄを３で一定にすると３
６×３＝１０８ブロックとなって最大１２８ブロックの
分散に対して効率良く分散したことにはならず、それだ
けバーストエラーに対する訂正能力が薄れることになっ
てしまう。

【０００９】本発明の目的は上記第１の課題を解決し、
重ね書きによるアフターレコーディング後に消え残りブ
ロックが発生してもこれを検出し、データの誤検出や誤
訂正を防ぐことにより、アフターレコーディングマージ
ンを付加する等の方法や回路、装置を不要とするディジ
タル信号の記録伝送方法を提供することにある。

【００１０】

【課題を解決するための手段】上記第１の課題を解決す
るために、入力ディジタルデータ群を複数のブロックに
分割し、それぞれ異なるデータの系列で第１および第２
の誤り訂正符号を構成すること、上記第１の誤り訂正符
号は同一ブロック内に配置されるデータ群から複数個の
冗長パリティ符号を生成すること、この複数個の冗長パ
リティ符号のうち少なくとも１個は上記と異なるブロッ
クに配置して記録する手段によって達成される。

【００１１】

【作用】本発明によれば、任意の１ブロック内のデータ
群から生成される第１の誤り訂正符号の冗長パリティ符
号が、上記ブロックと異なるブロックに記録される。こ
れによって重ね書きによるアフターレコーディング後に
消え残りが１ブロック発生しても、再生時に上記第１の
誤り訂正符号による誤り検出でかならず誤りとして検出
できることになる。この第１の冗長パリティ符号を生成
するためのデータブロックと、冗長パリティ符号を配置
するブロックとが最大ｎブロック離して記録することに
より、この第１の誤り訂正符号がｎブロックで完結する
ことになり、ｎ−１ブロック長の消え残りが発生しても
必ず誤りとして検出でき、符号の誤検出、誤訂正を抑え
ることができる。

【００１２】

【実施例】以下本発明の一実施例を図１により説明する
。図１（ａ）は誤り検出訂正符号生成あるいはインター
リーブのためのメモリーマップで、（ｂ）はその一部の
拡大図であり、図２（ｂ）のブロック構成と対応して示
している。ここで入力された時系列のディジタルデータ
は矢印Ａ’で示した順でメモリーマップ上黒丸Ｗ１〜Ｗ
３２で示した位置に順次記憶されてゆくものとすると、
同図中白丸Ｄ１〜Ｄ３２で示した位置のデータ３２個か
ら矢印Ｂ’の順でＣ２符号ｑ０〜ｑ３が生成され、図示
した位置に記憶される。ここでＣ２符号が生成されるデ
ータＤ１〜Ｄ３２の記憶位置、および生成されたＣ２符
号ｑ０〜ｑ３の記憶位置は隣り合うデータ間の遅延ブロ
ック距離ｄが交互にｄ＝３，ｄ＝４となるような非線形
の形となっている。またＣ１符号Ｐ０〜Ｐ３を生成する
データは図中黒丸Ｗ０〜Ｗ３２およびＣ２符号Ｑ０〜Ｑ
３の３７個で、矢印Ａ’の順により生成されるとともに
（ｂ）に示したＰ０〜Ｐ３の位置すなわちｄ’＝１の関
係となるような遅延のかかった位置に記憶される。この
ように記憶されたデータを磁気シートに記録するために
読みだす順番を図中矢印Ａ’の順とする。つまり図１（
ｂ）において第ｎ番目のブロックに示したように、Ｓｙ
ｎｃ，Ｗ０，Ｓ，Ｐ，Ｗ１〜Ｗ３２，Ｑ０〜Ｑ３，Ｐ０
，Ｐ１’，Ｐ２’，Ｐ３’の順とする。この結果はすな
わち入力された時系列なデータはインターリーブをかけ
ることなく、入力した順で読みだし記録する。また、Ｃ
２符号についてはｄ＝３，ｄ＝４の非線形インターリー
ブを施し、４シンボルのＣ１符号Ｐ０〜Ｐ３については
Ｃ２符号生成のための遅延ブロック距離ｄの最小値であ
るｄ＝３以下となるようにそれぞれ隣り合うブロック間
距離ｄ’＝１となるスクランブルをかけた状態で記録す
るもので、４ブロックでＣ１符号が完結するようになっ
ている。

【００１３】このような方法で記録する場合は、アフタ
ーレコーディングマージンを設けることなく前述した問
題点が解決できる。次にその様子を図５により説明する
。

【００１４】図５において図４と同一符号は同一の意味
を持った同一内容を表すものである。ここでＴＡＣ２パ
ルスがずれた状態でアフターレコーディングを行い、消
え残りブロックａ１２５〜ａ１２６が生じた際、（ただ
しａ１２５、ａ１２６は誤りブロックとする）ＴＡＣ２
パルスがずれた分を検出してＴ’の領域でＣ１符号チェ
ックを行った場合、たとえばｂ１２６ブロック中のデー
タＷ０〜Ｗ３２，Ｑ０〜Ｑ３，および同図（ｄ）のＰ４
，Ｐ５，Ｐ６，Ｐ７のデータによるＣ１チェックではす
べてのデータに誤りがなければ正しいデータとして判断
される。しかしＴＡＣ２パルスのずれ分を検出補正する
回路および装置を設けていない場合、ＴＡＣ２がずれて
いないものとしてＣ１チェックを行うため、Ｔ”の領域
のデータを用いてＣ１による誤り検出を行うことになる
。たとえばａ１２７ブロック中のデータＷ０〜Ｗ３２と
Ｑ０〜Ｑ３およびＰ８’，Ｐ９’，Ｐ１０”，Ｐ１１”
によるチェックではＷ０〜Ｗ３２とＱ０〜Ｑ３およびＰ
８’，Ｐ９’は消え残りの古いデータであり、Ｐ１０”
，Ｐ１１’はアフターレコーディングによって重ね書き
された新しいデータであるため、当然Ｃ１チェックでは
誤りが検出されることになる。同様にａ１２８ブロック
についても誤りと判断される。すなわちＥ２領域では全
ての誤りデータと判断されることにより誤りの誤検出、
および誤訂正は起こりえないだけでなく、連続的に誤り
ブロックとなるＥ２領域を検出し、Ｔ領域からのずれ分
を正しく補正したＴ領域のデータを用いてチェックする
ことが可能となる。

【００１５】図６は本発明による他の一実施例である図
６において図１と同一符号は同一意味を持った同一内容
を表すものである。ここでＣ２符号ｑ０〜ｑ３は遅延ブ
ロック距離ｄ＝８としたインターリーブとし、Ｃ２生成
のためのＤ１〜Ｄ１６のデータおよびＤ１７〜Ｄ３２に
ついてもｄ＝３とする非線形な生成順位である。また、
隣り合うＣ２符号ｑ０，ｑ１，ｑ２，ｑ３の遅延ブロッ
ク間距離はｄ＝８としたことにより、４シンボルの隣り
合うＣ１符号ｐ０，ｐ１，ｐ２，ｐ３の各遅延ブロック
間距離はｄ’＝２とできるもりである。この実施例にお
いてはＣ１符号が７ブロックで完結するため、アフター
レコーディングマージンを６ブロック長とった回路構成
の装置と同等の効果を有することになる。

【００１６】図７は本発明による他の一実施例であり、
図１と同一符号は同一意味を持った同一内容を表すもの
である。ここで入力される時系列のディジタルデータは
矢印Ａ’で示した順でメモリーマップ上黒丸Ｗ１〜Ｗ３
２で示した位置に順次記憶されてゆくものとすると、同
図中黒丸Ｗ０〜Ｗ３２で示した位置のデータおよび仮定
されたＣ２符号データＱ０〜Ｑ３の３７個から矢印Ａ’
の順によりＣ１符号Ｐ０〜Ｐ３が生成され、黒丸で図示
した位置に記憶される。またＣ２符号は図中白丸で図示
した位置の矢印Ｂ’の順、すなわちＤ１〜Ｄ１６，Ｄ１
７〜Ｄ３２およびＣ１符号Ｐ０〜Ｐ３の３７個から新し
くＣ２符号を生成し、図中白丸ｑ０〜ｑ３の位置に記憶
する。ここでＣ２符号を生成するためのデータＤ１〜Ｄ
１６およびＤ１７〜Ｄ３２は隣り合うデータ間の遅延ブ
ロック距離はｄ＝３で、またＰ０〜Ｐ３はｄ＝４とする
とともに生成されたｑ０〜ｑ３のデータもｄ＝４とする
ものである。さらにこのように記憶されたデータにおい
てＣ２符号Ｑ０〜Ｑ３およびＣ１符号Ｐ０〜Ｐ３につい
ては、同図（ｂ）のｑ０〜ｑ３およびｐ０〜ｐ３のよう
に遅延ブロック間距離ｄ’＝１でスクランブルをかけて
記憶し、磁気シートに記録するために読みだす順番はた
とえば同図（ｂ）の第ｎ番目のブロックについて示すと
、Ｓｙｎｃ，Ｓ，Ｐ，Ｗ１〜Ｗ３２，Ｑ０，Ｑ１，Ｑ２
，Ｑ３，Ｐ０，Ｐ１，Ｐ２，Ｐ３の順とする。この結果
入力されるＰＣＭデータについてはインターリーブをか
けることなく時系列で出力され、Ｃ１およびＣ２符号に
ついては非線形インターリーブがかかることになる。

【００１７】次に本発明を実現するディジタル信号記録
再生装置のディジタル信号処理回路の一実施例を図８お
よび図９を用いて説明する。図８は記録系を構成する回
路のブロック図で、１はＡ／Ｄ変換器、２はサブコード
の入力インターフェース、３はブロックアドレスおよび
ＩＤコード生成回路、４はパリティ生成回路、５はメモ
リ、６はメモリのアドレスコントロール回路、７はＣ２
符号生成回路、８はＣ１符号生成回路、９はタイミング
クロック生成回路、１０は変調回路である。ここではア
ナログ信号が入力端子Ａから、またサブ信号が入力端子
Ｂから入力されると、アナログ信号はＡ／Ｄ変換器１に
よりディジタル信号に変換するとともに１ブロックを構
成するデータがそろうごとにブロックアドレスおよびＩ
Ｄコードをブロックアドレス、ＩＤコード生成回路３に
より生成する。さらに生成されたブロックアドレスおよ
びＩＤコードからパリティたとえばＣＲＣ符号等をパリ
ティ生成回路４により生成する。またＡ／Ｄ変換器の出
力であるディジタル信号は時系列にメモリ５に記憶し、
このメモリ内のデータを読みだしてＣ２符号およびＣ１
符号をＣ２符号生成回路７およびＣ１符号生成回路８に
より生成し、メモリ５に記憶させる。このときＣ２符号
およびＣ１符号生成のためのデータ読みだし順序あるい
は、生成した符号をメモリ５に記憶するときのアドレス
は、たとえば図１、図６、図７の例で示したような順序
となるようなアドレスコントロール回路６を制御してメ
モリ５からデータを読みだし、変調回路１０により同期
信号を付加するとともにディジタル変調を施して出力端
子Ｏから出力し、たとえば磁気フロッピーディスク等の
記録媒体に記録する。なお、タイミングクロック生成回
路９は各回路で必要とするタイミングクロックを発生す
る回路である。

【００１８】図９は同装置の再生系を構成する回路のブ
ロック図で、１１はデータストローブ回路、１２は同期
信号検出保護回路、１３は復調回路、１４はパリティチ
ェック回路、１５はメモリ、１６はメモリのアドレスコ
ントロール回路、１７はＣ１符号復号回路、１８はＣ２
符号復号回路、１９はタイミングクロック発生回路、２
０はＤ／Ａ変換器である。同図において記録媒体に記録
された信号を再生した信号を入力端子ＩＮへ入力し、デ
ータストローブ回路１１により各信号の“１”あるいは
“０”の判別を行うとともにその間隔を判別してもとの
矩形波の記録変調波形に整形する。この矩形波パターン
から同期信号検出保護回路１２により同期信号パターン
を検出し、フレーム同期をかけてデータストローブ回路
１１の出力を復調回路１３によりディジタル復調を行っ
てもとのディジタル信号を得る。次にパリティーチェッ
ク回路１４によりブロックアドレスおよびＩＤコードの
符号誤りを検出するとともに復調されたディジタルデー
タはジッタ成分等を吸収して、メモリ１５に記憶させる
。さらに、このメモリ１５に記憶したデータを読みだし
てＣ１符号の復号をＣ１復号回路１７により行い、誤り
検出をするとともにＣ２復号回路１８でＣ２符号の復号
をおこなって、誤り検出および訂正をおこなってメモリ
１５に記憶されていた誤りデータを訂正し置換するとと
もに、Ｄ／Ａ変換器２０によってもとのアナログ信号に
変換して出力端子ＯＵＴから出力する。なおタイミング
クロック生成回路は各回路で必要とするタイミングある
いはクロックを生成し、供給するものである。

【００１９】以下に図８で示した、本発明によるインタ
ーリーブを実現するメモリのアドレスコントロール回路
の動作および回路の一実施例を図１０、図１１に従い説
明する。図１０は本発明の一実施例を示した図１の方法
に対応したメモリマップであり、図１１はこのメモリア
ドレスを生成するアドレスコントロール回路である。図
１０の枠内の数字は各データを記憶するためのアドレス
を示しており、本実施例はいったんメモリに記憶させた
ＰＣＭデータ、ＩＤ、サブコード、Ｃ１，Ｃ２をフロッ
ピーデイスクへの記録のためにメモリからデータを読み
だす際のアドレスを０から１ビットずつカウントアップ
により生成できるように設計した例である。ここで入力
されるＰＣＭデータは１フレーム（３２バイト×１２８
ブロック）単位となる様制御されており、記憶するアド
レスは図１０でアドレスが３，４，５，…，３４，４６
，４７，…，７７，８９，…，１２０，…，５４９５の
ように、ＰＣＭｄａｔａ領域を順次埋めてゆくように図
１１のＰＣＭデータ書き込みアドレス生成用ＲＯＭ６７
，６８で上記アドレスを生成する。こでＡＤＲ．ＲＯＭ
２は３，４，５，…，３４の３２個アドレスデータを出
力し、ＯＦＦＳＥＴ．ＲＯＭ２はブロックが変わるごと
にそのオフセット量として０，４３，８６，１２９，…
なるデータを出力して加算器７５で加算することにより
ＰＣＭｄａｔａ領域に示したアドレスを生成するもので
ある。なおＲＯＭのアドレスを指定しているカウンタ６
４、６２は３２分周および１２８分周カウンタでデータ
数とブロック番号をそれぞれカウントするカウンタであ
る。ＰＣＭｄａｔａ領域に１フレーム分のデータがすべ
て記憶された後、ＩＤを生成し、アドレスの０，１，２
，４３，４４，４５，８６，…，５４６１，５４６２，
５４６３に順次記憶する。この動作を図１１の３分周カ
ウンタ６３によりＩＤ，ｐａｒｉｔｙ書き込みアドレス
生成用ＲＯＭ６８から０，１，２，４３，４，４５，…
を読みだし、ブロック数カウンタＣＮＴ１２８によりＩ
Ｄ，ｐａｒｉｔｙ書き込みアドレス生成用オフセットＲ
ＯＭ６７から０，４３，８６，１２９，…を読みだして
加算することにより実現する。

【００２０】次にＣ２符号生成のために図１の矢印Ｂ’
で示した順すなわち図１０でアドレス３，１３４，３０
７，…の順で３２個のメモリアドレスをＣ２生成用デー
タ読みだしアドレスおよびＣ２データ書き込みアドレス
生成用ＲＯＭ７２およびＣ２生成用データ読みだしアド
レスおよびＣ２データ書き込みアドレス生成用オフセッ
トＲＯＭ７１により各アドレスを生成してデータを読み
だし、４個のＣ２符号Ｑ０，Ｑ１，Ｑ２，Ｑ３を生成し
た後さらにＲＯＭ７１，７２により図１で示した所定の
アドレスを生成して記憶する。最後に上記手順で記憶し
たブロックアドレス、ＰＣＭデータ、Ｃ２符号を用いて
Ｃ１符号を生成する。すなわち、４１分周カウンタ６６
とブロック数カウンタ６２で、Ｃ１生成用データ読みだ
しアドレスおよびＣ１データ書き込みアドレス生成用Ｒ
ＯＭ７３，７４を駆動し、両ＲＯＭを加算器７５で加算
することにより所定のアドレス０，３，４，５，…，３
７，３８を生成して各データを読みだし、４個のＣ１符
号Ｐ０，Ｐ１，Ｐ２，Ｐ３を生成してさらにＲＯＭ７３
，７４および加算器６２によりアドレス３９，４０，４
１，４２を生成し、この位置に記憶する。以上で冗長符
号を含む１フレームデータ全てが埋め尽くされたことに
なり、この時５５０４分周カウンタ６１により０，１，
２，…，５５０４までのカウント値をそのままアドレス
としてメモリからデータを読みだし、フロッピーディス
クに記録すれば図１で示した本発明のインターリーブが
実現できる。

【００２１】なお図１１でＭＰＸは上記各動作を行うタ
イミングで指定したアドレスが出力される様にＳｅｌｅ
ｃｔ信号で切り替える５入力１出力のマルチプレクサで
あり、このＳｅｌｅｃｔ信号および各動作を行うために
必要なクロックＳＣＫ０〜ＳＣＫ４は図８で示したタイ
ミングクロック生成回路９により生成するものである。 また図１１で実現するアドレス生成回路はたとえば大容
量ＲＯＭ１個で実現することもできる。図１２はその回
路図で７７はカウンタ、７９は大容量ＲＯＭまたはＰＬ
Ａ等のデコーダ機能を有する回路、５はメモリである。 ここでＲＯＭ７９は図１０、図１１で説明した動作およ
びアドレスデータを順次出力する様に設計されており、
カウンタ７７によりまずＰＣＭデータの記憶のためのア
ドレス（１３ｂｉｔ×３２ｗｏｒｄ×１２８Ｂｌｏｃｋ
＝５３．２４８ｋｂｉｔ）、次にＩＤ記憶のためのアド
レス（１３ｂｉｔ×３ｗｏｒｄ×１２８Ｂｌｏｃｋ＝４
．９９２ｋｂｉｔ）、Ｃ２生成のための各データ読みだ
しおよび生成したＣ２符号の記憶用アドレス（１３ｂｉ
ｔ×（３２＋４）ｗｏｒｄ×１２８Ｂｌｏｃｋ＝６６．
５６ｋｂｉｔ）、Ｃ１生成のための各データ読みだしお
よび生成したＣ１符号の記憶ようのアドレス（１３ｂｉ
ｔ×（３７＋４）ｗｏｒｄ×１２８Ｂｌｏｃｋ＝６８．
２２４ｋｂｉｔ）を出力するため、以上２４．１２８ｋ
バイト以下の容量であればよい。このＲＯＭ７９により
所定のアドレスを生成してＰＣＭデータ、ＩＤ，Ｃ２，
Ｃ１符号をメモリに記憶させ、冗長符号を含む１フレー
ムデータすべてを記憶した後にデイスクに記録するため
のデータ読みだし用のアドレスをカウンタ７８により出
力してマルチプレクサ８０で切換を行うことで本発明の
インターリーブを実現するメモリのアドレスコントロー
ル回路を構成するものである。

【００２２】

【発明の効果】本発明によれば、時系列に入力されるデ
ィジタルデータにはインターリーブをかけず、誤り検出
訂正符号にのみスクランブルをかけるもので、任意の１
ブロック内のデータ群から生成される第１の誤り訂正符
号の冗長パリティ符号が、上記ブロックと異なるブロッ
クに記録される。これによって重ね書きによるアフター
レコーディング後に消え残りが１ブロック発生しても、
再生時に上記第１の誤り訂正符号による誤り検出でかな
らず誤りとして検出できることになる。この第１の冗長
パリティ符号を生成するためのデータブロックと、冗長
パリティ符号を配置するブロックとが最大ｎブロック離
して記録することにより、この第１の誤り訂正符号がｎ
ブロックで完結することになり、ｎ−１ブロック長の消
え残りが発生しても必ず誤りとして検出でき、符号の誤
検出、誤訂正を抑える効果がある。従ってアフターレコ
ーディングマージンをｎ−１ブロック長付加して記録す
る回路、装置を不要とし、より高密度記録が可能となる
効果もある。

【図面の簡単な説明】

【図１】本発明による記録方法の一実施例を示す各デー
タのメモリマップ図。

【図２】電子カメラのデータ記録方法を示す磁気シート
フォーマット図。

【図３】従来の記録方法である各データのインターリー
ブを示すメモリマップ図。

【図４】従来の記録方法で生じる問題点を示す概念図。

【図５】本発明による効果を示す概念図。

【図６】本発明による記録方法の他の一実施例を示すデ
ータのメモリマップ図。

【図７】本発明による記録方法の他の一実施例を示すデ
ータのメモリマップ図。

【図８】本発明による記録方法を実現する記録再生装置
の記録系回路のブロック図。

【図９】本発明による記録方法を実現する記録再生装置
の再生系回路のブロック図。

【図１０】本発明による記録方法の他の一実施例を示す
データのメモリマップ図。

【図１１】本発明による記録方法を実現するメモリのア
ドレスコントロール回路の一実施例を示すブロック図。

【図１２】本発明による記録方法を実現するメモリのア
ドレスコントロール回路の他の一実施例を示すブロック
図。

【符号の説明】

Ｗ０〜Ｗ３２…Ｃ１符号生成用ＰＣＭデータ、ｐ０〜ｐ
３…Ｃ１冗長符号、 Ａ’…Ｃ１符号生成順序、 Ｄ１〜Ｄ３２…Ｃ２符号生成用ＰＣＭデータ、ｑ０〜ｑ
３…Ｃ２冗長符号、 Ｂ’…Ｃ２符号生成順序、 ｄ…インターリーブによるブロック間遅延距離、１…Ａ
／Ｄ変換器、 ２…サブコードの入力インターフェース回路、３…ブロ
ックアドレスおよびＩＤコード生成回路、４…パリティ
生成回路、 ５…メモリ、 ６…メモリのアドレスコントロール回路、７…Ｃ２符号
生成回路、 ８…Ｃ１符号生成回路、 ９…タイミングクロック生成回路、 １０…変調回路、 １１…データストローブ回路、 １２…同期信号検出保護回路、 １３…復調回路、 １４…パリティチェック回路、 １５…メモリ、 １６…メモリのアドレスコントロール回路、１７…Ｃ１
符号復号回路、 １８…Ｃ２符号復号回路、 １９…タイミングクロック生成回路、 ２０…Ｄ／Ａ変換器。

Claims (1)

【特許請求の範囲】
1. １．ディジタルデータ群に第１および第２の冗長符号を
   付加して、第１および第２の誤り検出訂正符号を構成し
   、複数個の上記ディジタルデータと冗長符号とでブロッ
   クを構成し、該ブロックを複数個単位で１フレームを構
   成して記録再生するディジタル信号の記録再生装置にお
   いて、上記第１の誤り検出訂正符号は、同一ブロック内
   に記録されるディジタルデータ群と該ブロック内の第２
   の冗長符号および複数個の第１の冗長符号とで構成する
   こと、該複数個の第１の冗長符号の少なくとも１個以上
   は、異なるブロックに配置して記録することを特徴とす
   るディジタル信号記録伝送方法。