JPH04337639A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04337639A JPH04337639A JP3110414A JP11041491A JPH04337639A JP H04337639 A JPH04337639 A JP H04337639A JP 3110414 A JP3110414 A JP 3110414A JP 11041491 A JP11041491 A JP 11041491A JP H04337639 A JPH04337639 A JP H04337639A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- semiconductor device
- diffusion region
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000012535 impurity Substances 0.000 claims description 16
- 230000003321 amplification Effects 0.000 abstract description 9
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 9
- 238000002347 injection Methods 0.000 abstract description 6
- 239000007924 injection Substances 0.000 abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 56
- 238000000034 method Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- -1 arsenic ions Chemical class 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に関するものであって、特にバイポーラトラ
ンジスタを含む半導体装置およびその製造方法に関する
ものである。
の製造方法に関するものであって、特にバイポーラトラ
ンジスタを含む半導体装置およびその製造方法に関する
ものである。
【０００２】
【従来の技術】図１１は、従来の半導体装置の構造を概
念的に示す平面図である。図１２は、図１１のＸＩＩ−
ＸＩＩ線に沿う断面図を示す。
念的に示す平面図である。図１２は、図１１のＸＩＩ−
ＸＩＩ線に沿う断面図を示す。
【０００３】これらの図を参照して、ｐ型半導体基板３
０の表面にｎ＋ 埋込層３１が形成されている。このｎ
＋ 埋込層３１の上にはｎ− エピタキシャル層１が形
成されている。このｎ− エピタキシャル層１を取囲む
ように、ｐ型半導体基板３０の表面上にｐ＋ 層３２が
形成されている。ｎ− エピタキシャル層１の表面には
ｎ＋ コレクタ拡散領域７とｐ＋ ベース拡散領域２が
形成されている。 このｐ＋ ベース拡散領域２内にはｎ＋ エミッタ拡散
領域６が形成されている。これらｎ＋ コレクタ拡散領
域７、ｐ＋ ベース拡散領域２およびｎ＋ エミッタ拡
散領域６の各表面の一部を露出させるための開口部を有
する絶縁酸化膜３が形成されている。各開口部を通じて
各拡散領域７，２，６に接触するようにアルミニウムか
らなる金属電極８ａ，８ｂ，８ｃが形成されている。各
金属電極８ａ，８ｂ，８ｃを被覆するように、プラズマ
窒化膜からなる保護膜９が形成されている。
０の表面にｎ＋ 埋込層３１が形成されている。このｎ
＋ 埋込層３１の上にはｎ− エピタキシャル層１が形
成されている。このｎ− エピタキシャル層１を取囲む
ように、ｐ型半導体基板３０の表面上にｐ＋ 層３２が
形成されている。ｎ− エピタキシャル層１の表面には
ｎ＋ コレクタ拡散領域７とｐ＋ ベース拡散領域２が
形成されている。 このｐ＋ ベース拡散領域２内にはｎ＋ エミッタ拡散
領域６が形成されている。これらｎ＋ コレクタ拡散領
域７、ｐ＋ ベース拡散領域２およびｎ＋ エミッタ拡
散領域６の各表面の一部を露出させるための開口部を有
する絶縁酸化膜３が形成されている。各開口部を通じて
各拡散領域７，２，６に接触するようにアルミニウムか
らなる金属電極８ａ，８ｂ，８ｃが形成されている。各
金属電極８ａ，８ｂ，８ｃを被覆するように、プラズマ
窒化膜からなる保護膜９が形成されている。
【０００４】従来のｎｐｎ型バイポーラ・トランジスタ
２００を含む半導体装置は以上のように構成されている
。
２００を含む半導体装置は以上のように構成されている
。
【０００５】次に、従来の半導体装置の形成方法につい
て説明する。図１３〜図１７は、特にバイポーラ・トラ
ンジスタの主要製造工程に着目して、従来の半導体装置
の主要部の製造方法を示す部分断面図である。以下、こ
れらの図を参照して従来の製造方法について簡単に説明
する。
て説明する。図１３〜図１７は、特にバイポーラ・トラ
ンジスタの主要製造工程に着目して、従来の半導体装置
の主要部の製造方法を示す部分断面図である。以下、こ
れらの図を参照して従来の製造方法について簡単に説明
する。
【０００６】まず図１３を参照して、ｎ− エピタキシ
ャル層１の表面に選択的にｐ＋ ベース拡散領域２を形
成する。さらに全面上に絶縁酸化膜３を４００〜１００
０ｎｍの膜厚で形成する。
ャル層１の表面に選択的にｐ＋ ベース拡散領域２を形
成する。さらに全面上に絶縁酸化膜３を４００〜１００
０ｎｍの膜厚で形成する。
【０００７】次に、図１４を参照して、絶縁酸化膜３の
上にフォトレジスト４を塗布し、写真製版技術によりパ
ターニングする。その後、フォトレジスト４をマスクと
して絶縁酸化膜３をエッチングし、ｐ＋ ベース拡散領
域２の表面およびｎ− エピタキシャル層１の表面の一
部を露出させる。
上にフォトレジスト４を塗布し、写真製版技術によりパ
ターニングする。その後、フォトレジスト４をマスクと
して絶縁酸化膜３をエッチングし、ｐ＋ ベース拡散領
域２の表面およびｎ− エピタキシャル層１の表面の一
部を露出させる。
【０００８】図１５を参照して、フォトレジスト４をマ
スクとしてｐ＋ ベース拡散領域２および、ｎ− エピ
タキシャル層１に、イオン注入法により砒素イオン（Ａ
ｓ＋ ）５を導入する。
スクとしてｐ＋ ベース拡散領域２および、ｎ− エピ
タキシャル層１に、イオン注入法により砒素イオン（Ａ
ｓ＋ ）５を導入する。
【０００９】図１６を参照して、８００〜１０００℃程
度の温度で熱処理を施してｐ＋ ベース拡散領域２およ
びｎ− エピタキシャル層１に導入した砒素イオン５を
活性化させ、ｎ＋ エミッタ拡散領域６およびｎ＋ コ
レクタ拡散領域７を形成する。
度の温度で熱処理を施してｐ＋ ベース拡散領域２およ
びｎ− エピタキシャル層１に導入した砒素イオン５を
活性化させ、ｎ＋ エミッタ拡散領域６およびｎ＋ コ
レクタ拡散領域７を形成する。
【００１０】図１７を参照して、絶縁酸化膜３をエッチ
ングしてｐ＋ ベース拡散領域２の表面の一部を露出さ
せる。次に、ｎ＋ コレクタ拡散領域７，ｐ＋ ベース
拡散領域２およびｎ＋ エミッタ拡散領域６の露出した
各表面に接触するようにアルミニウムからなる金属電極
８ａ，８ｂ，８ｃを形成する。最後にプラズマ窒化膜か
らなる保護膜９を形成して、一連の工程が終了する。
ングしてｐ＋ ベース拡散領域２の表面の一部を露出さ
せる。次に、ｎ＋ コレクタ拡散領域７，ｐ＋ ベース
拡散領域２およびｎ＋ エミッタ拡散領域６の露出した
各表面に接触するようにアルミニウムからなる金属電極
８ａ，８ｂ，８ｃを形成する。最後にプラズマ窒化膜か
らなる保護膜９を形成して、一連の工程が終了する。
【００１１】このようにして、従来のｎｐｎ型バイポー
ラ・トランジスタ２００が完成する。
ラ・トランジスタ２００が完成する。
【００１２】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、ｎ＋ エミッタ拡散領
域６およびｐ＋ ベース拡散領域２の不純物濃度は図１
８に示すようになっている。
上のように構成されているので、ｎ＋ エミッタ拡散領
域６およびｐ＋ ベース拡散領域２の不純物濃度は図１
８に示すようになっている。
【００１３】図１８（ａ）は、図１２のエミッタ拡散領
域６とベース拡散領域２の接合界面を拡大して示す部分
断面図である。Ｂ−Ｂ線に沿う方向のｎ＋エミッタ拡散
領域６のドナー濃度は図１８（ｂ）に示すように、表面
近傍で高くなっている。また、Ｃ−Ｃ線に沿う方向のｐ
＋ ベース拡散領域２のアクセプタ濃度は図１８（ｃ）
に示すように表面近傍でピークを持つ。このため、図１
８（ａ）に示した領域Ｒにおいて、ベース領域２からエ
ミッタ領域６へホール電流が注入される。エミッタ領域
が微細化されるほど（すなわち、エミッタ周辺長（ＬＥ
）／エミッタ面積（ＳＥ ）の比が大きくなるほど）
この注入電流の割合が大きくなる。その結果、電流増幅
率（ｈＦＥ）の低下を招くという問題点があった。
域６とベース拡散領域２の接合界面を拡大して示す部分
断面図である。Ｂ−Ｂ線に沿う方向のｎ＋エミッタ拡散
領域６のドナー濃度は図１８（ｂ）に示すように、表面
近傍で高くなっている。また、Ｃ−Ｃ線に沿う方向のｐ
＋ ベース拡散領域２のアクセプタ濃度は図１８（ｃ）
に示すように表面近傍でピークを持つ。このため、図１
８（ａ）に示した領域Ｒにおいて、ベース領域２からエ
ミッタ領域６へホール電流が注入される。エミッタ領域
が微細化されるほど（すなわち、エミッタ周辺長（ＬＥ
）／エミッタ面積（ＳＥ ）の比が大きくなるほど）
この注入電流の割合が大きくなる。その結果、電流増幅
率（ｈＦＥ）の低下を招くという問題点があった。
【００１４】この発明は上記のような問題点を解消する
ためになされたもので、ベース領域からエミッタ領域へ
注入されるホール電流の量を減少させ、微細なエミッタ
領域を有するバイポーラ・トランジスタの電流増幅率（
ｈＦＥ）の低下を防止できる半導体装置およびその製造
方法を提供することを目的とする。
ためになされたもので、ベース領域からエミッタ領域へ
注入されるホール電流の量を減少させ、微細なエミッタ
領域を有するバイポーラ・トランジスタの電流増幅率（
ｈＦＥ）の低下を防止できる半導体装置およびその製造
方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】この発明に従ったバイポ
ーラ・トランジスタを有する半導体装置は、第２導電型
のエミッタ領域が、第１導電型の不純物を第１の濃度で
含有するベース領域内に形成され、第１導電型の不純物
を第１の濃度より低い第２の濃度で含有する緩和領域が
エミッタ領域を取囲み、エミッタ領域とベース領域との
間に介在するように形成されたものである。
ーラ・トランジスタを有する半導体装置は、第２導電型
のエミッタ領域が、第１導電型の不純物を第１の濃度で
含有するベース領域内に形成され、第１導電型の不純物
を第１の濃度より低い第２の濃度で含有する緩和領域が
エミッタ領域を取囲み、エミッタ領域とベース領域との
間に介在するように形成されたものである。
【００１６】この発明に従った半導体装置の製造方法に
よれば、まず第１導電型の不純物を第１の濃度で含有す
るベース領域が形成される。第２導電型のエミッタ領域
がベース領域内に形成される。第１導電型の不純物を第
１の濃度より低い第２の濃度で含有する緩和領域がエミ
ッタ領域を取囲み、エミッタ領域とベース領域との間に
介在するように形成される。
よれば、まず第１導電型の不純物を第１の濃度で含有す
るベース領域が形成される。第２導電型のエミッタ領域
がベース領域内に形成される。第１導電型の不純物を第
１の濃度より低い第２の濃度で含有する緩和領域がエミ
ッタ領域を取囲み、エミッタ領域とベース領域との間に
介在するように形成される。
【００１７】
【作用】この発明においては、第２導電型のエミッタ領
域と第１導電型の不純物を第１の濃度で含有するベース
領域の間に、第１導電型の不純物を前記第１の濃度より
低い第２の濃度で含有する緩和領域がエミッタ領域を取
囲むように形成されている。このため、ベース領域から
エミッタ領域へ注入されるホール電流量が減少でき、微
細なエミッタ領域を有するバイポーラ・トランジスタの
電流増幅率（ｈＦＥ）の低下を防止できる。
域と第１導電型の不純物を第１の濃度で含有するベース
領域の間に、第１導電型の不純物を前記第１の濃度より
低い第２の濃度で含有する緩和領域がエミッタ領域を取
囲むように形成されている。このため、ベース領域から
エミッタ領域へ注入されるホール電流量が減少でき、微
細なエミッタ領域を有するバイポーラ・トランジスタの
電流増幅率（ｈＦＥ）の低下を防止できる。
【００１８】また、この発明の製造方法においては、第
１導電型の不純物を第１の濃度で含有するベース領域内
に第２導電型のエミッタ領域を形成した後、このエミッ
タ領域を取囲むベース領域内に第２導電型の不純物を導
入することによって、第１導電型の低濃度の緩和領域が
形成される。
１導電型の不純物を第１の濃度で含有するベース領域内
に第２導電型のエミッタ領域を形成した後、このエミッ
タ領域を取囲むベース領域内に第２導電型の不純物を導
入することによって、第１導電型の低濃度の緩和領域が
形成される。
【００１９】そのため、緩和領域がエミッタ領域に対し
てセルフアラインで形成され得る。
てセルフアラインで形成され得る。
【００２０】
【実施例】図１は、この発明の一実施例による半導体装
置、特にｎｐｎ型バイポーラ・トランジスタ１００を有
する半導体装置の構造を概念的に示す平面図である。図
２は図１のＩＩ−ＩＩ線に沿う断面図を示す。これらの
図を参照して、この発明の一実施例について説明する。
置、特にｎｐｎ型バイポーラ・トランジスタ１００を有
する半導体装置の構造を概念的に示す平面図である。図
２は図１のＩＩ−ＩＩ線に沿う断面図を示す。これらの
図を参照して、この発明の一実施例について説明する。
【００２１】ｐ型半導体基板４０の表面にｎ＋ 埋込層
４１が形成されている。このｎ＋ 埋込層４１の上には
ｎ− エピタキシャル層１１が形成されている。このｎ
− エピタキシャル層１１を取囲むようにｐ型半導体基
板４０の表面上にｐ＋ 層４２が形成されている。ｎ−
エピタキシャル層１１の表面にはｎ＋ コレクタ拡散
領域１７とｐ＋ ベース拡散領域１２が形成されている
。このｐ＋ ベース拡散領域１２内には、ｎ＋ エミッ
タ拡散領域１６が形成されている。また、ｎ− エピタ
キシャル層１１の表面上には絶縁酸化膜１３が形成され
ている。この絶縁酸化膜１３は、ｎ＋ コレクタ拡散領
域１７，ｐ＋ ベース拡散領域１２およびｎ＋ エミッ
タ拡散領域１６の各表面の一部を露出させるための開口
部を有している。ｎ＋ コレクタ拡散領域１７とｎ＋エ
ミッタ拡散領域１６の各表面を露出させる開口部には、
絶縁酸化膜１３と同じ厚さでポリシリコン層２０ａ，２
０ｂが形成されている。ｎ＋ コレクタ拡散領域１７お
よびｎ＋ エミッタ拡散領域１６にポリシリコン層２０
ａ，２０ｂを介在して電気的に接続するようにアルミニ
ウムからなる金属電極１８ａ，１８ｃが形成されている
。また、絶縁酸化膜１３の開口部を通じてｐ＋ ベース
拡散領域１２に接触するようにアルミニウムからなる金
属電極１８ｂが形成されている。
４１が形成されている。このｎ＋ 埋込層４１の上には
ｎ− エピタキシャル層１１が形成されている。このｎ
− エピタキシャル層１１を取囲むようにｐ型半導体基
板４０の表面上にｐ＋ 層４２が形成されている。ｎ−
エピタキシャル層１１の表面にはｎ＋ コレクタ拡散
領域１７とｐ＋ ベース拡散領域１２が形成されている
。このｐ＋ ベース拡散領域１２内には、ｎ＋ エミッ
タ拡散領域１６が形成されている。また、ｎ− エピタ
キシャル層１１の表面上には絶縁酸化膜１３が形成され
ている。この絶縁酸化膜１３は、ｎ＋ コレクタ拡散領
域１７，ｐ＋ ベース拡散領域１２およびｎ＋ エミッ
タ拡散領域１６の各表面の一部を露出させるための開口
部を有している。ｎ＋ コレクタ拡散領域１７とｎ＋エ
ミッタ拡散領域１６の各表面を露出させる開口部には、
絶縁酸化膜１３と同じ厚さでポリシリコン層２０ａ，２
０ｂが形成されている。ｎ＋ コレクタ拡散領域１７お
よびｎ＋ エミッタ拡散領域１６にポリシリコン層２０
ａ，２０ｂを介在して電気的に接続するようにアルミニ
ウムからなる金属電極１８ａ，１８ｃが形成されている
。また、絶縁酸化膜１３の開口部を通じてｐ＋ ベース
拡散領域１２に接触するようにアルミニウムからなる金
属電極１８ｂが形成されている。
【００２２】また、ｎ＋ エミッタ拡散領域１６とｐ＋
ベース拡散領域１２の間に介在し、図１に示すように
、ｎ＋ エミッタ拡散領域１６を取囲むようにｐ− 注
入ホール電流緩和層２３が形成されている。各金属電極
１８ａ，１８ｂ，１８ｃを被覆するようにプラズマ窒化
膜からなる保護膜１９が形成されている。ｐ− 注入ホ
ール電流緩和層２３の不純物濃度は、ｐ＋ ベース拡散
領域１２の不純物濃度の少なくとも７０％程度が好まし
い。
ベース拡散領域１２の間に介在し、図１に示すように
、ｎ＋ エミッタ拡散領域１６を取囲むようにｐ− 注
入ホール電流緩和層２３が形成されている。各金属電極
１８ａ，１８ｂ，１８ｃを被覆するようにプラズマ窒化
膜からなる保護膜１９が形成されている。ｐ− 注入ホ
ール電流緩和層２３の不純物濃度は、ｐ＋ ベース拡散
領域１２の不純物濃度の少なくとも７０％程度が好まし
い。
【００２３】図１０は、この発明の一実施例と従来のｎ
ｐｎ型バイポーラ・トランジスタにおいて電流増幅率（
ｈＦＥ）とエミッタ周辺長（ＬＥ ）／エミッタ面積（
ＳＥ ）比との関係を示す図である。
ｐｎ型バイポーラ・トランジスタにおいて電流増幅率（
ｈＦＥ）とエミッタ周辺長（ＬＥ ）／エミッタ面積（
ＳＥ ）比との関係を示す図である。
【００２４】この図を参照すると、従来の半導体装置で
はエミッタ領域が微細化されるほど（すなわちエミッタ
周辺長（ＬＥ ）／エミッタ面積（ＳＥ ）の比が大き
くなるほど）、電流増幅率が急激に低下している。これ
に対して、上記のように構成されたこの発明の一実施例
による半導体装置ではエミッタ領域が微細化されても、
（すなわち、エミッタ周辺長（ＬＥ ）／エミッタ面積
（ＳＥ ）の比≧１．０（μｍ−１）においても）電流
増幅率（ｈＦＥ）が低下せず、ほぼ一定の値を示してい
る。
はエミッタ領域が微細化されるほど（すなわちエミッタ
周辺長（ＬＥ ）／エミッタ面積（ＳＥ ）の比が大き
くなるほど）、電流増幅率が急激に低下している。これ
に対して、上記のように構成されたこの発明の一実施例
による半導体装置ではエミッタ領域が微細化されても、
（すなわち、エミッタ周辺長（ＬＥ ）／エミッタ面積
（ＳＥ ）の比≧１．０（μｍ−１）においても）電流
増幅率（ｈＦＥ）が低下せず、ほぼ一定の値を示してい
る。
【００２５】次に上記の半導体装置の形成方法について
説明する。図３〜図９は、この発明の一実施例による半
導体装置の主要部の製造方法を示す断面図である。
説明する。図３〜図９は、この発明の一実施例による半
導体装置の主要部の製造方法を示す断面図である。
【００２６】まず、図３を参照して、従来の場合と同様
にしてｎ− エピタキシャル層１１の表面に選択的にｐ
＋ ベース拡散領域１２が形成される。また、ｎ− エ
ピタキシャル層１１の表面上には絶縁酸化膜１３が４０
０〜１０００ｎｍの膜厚で形成される。
にしてｎ− エピタキシャル層１１の表面に選択的にｐ
＋ ベース拡散領域１２が形成される。また、ｎ− エ
ピタキシャル層１１の表面上には絶縁酸化膜１３が４０
０〜１０００ｎｍの膜厚で形成される。
【００２７】次に、図４を参照して、絶縁酸化膜１３の
上にフォトレジスト１４を塗布し、写真製版技術により
フォトレジスト１４のパターニングを行なう。このフォ
トレジスト１４をマスクとして絶縁酸化膜１３をエッチ
ングし、ｐ＋ ベース拡散領域１２の表面およびｎ−
エピタキシャル層１１の表面の一部を露出させる。
上にフォトレジスト１４を塗布し、写真製版技術により
フォトレジスト１４のパターニングを行なう。このフォ
トレジスト１４をマスクとして絶縁酸化膜１３をエッチ
ングし、ｐ＋ ベース拡散領域１２の表面およびｎ−
エピタキシャル層１１の表面の一部を露出させる。
【００２８】図５を参照して、フォトレジスト１４を除
去した後、表面全面に膜厚５００〜１５００ｎｍのポリ
シリコン層２０を熱ＣＶＤ法などにより形成する。さら
にポリシリコン層２０の表面全面に砒素イオン（Ａｓ＋
）１５をイオン注入する。
去した後、表面全面に膜厚５００〜１５００ｎｍのポリ
シリコン層２０を熱ＣＶＤ法などにより形成する。さら
にポリシリコン層２０の表面全面に砒素イオン（Ａｓ＋
）１５をイオン注入する。
【００２９】図６を参照して、８００〜１０００℃程度
の温度で熱処理を施して砒素イオン（Ａｓ＋ ）１５を
含んだポリシリコン層２０からｐ＋ ベース拡散領域１
２とｎ− エピタキシャル層１１に砒素イオン（Ａｓ＋
）１５を拡散させることにより、ｎ＋ エミッタ拡散
領域１６およびｎ＋ コレクタ拡散領域１７を形成する
。さらにエッチバック法により、ｎ＋ コレクタ拡散領
域１６上とｎ＋ エミッタ拡散領域１７上のポリシリコ
ン層２０ａ，２０ｂのみを残して、他の部分のポリシリ
コン層を除去する。
の温度で熱処理を施して砒素イオン（Ａｓ＋ ）１５を
含んだポリシリコン層２０からｐ＋ ベース拡散領域１
２とｎ− エピタキシャル層１１に砒素イオン（Ａｓ＋
）１５を拡散させることにより、ｎ＋ エミッタ拡散
領域１６およびｎ＋ コレクタ拡散領域１７を形成する
。さらにエッチバック法により、ｎ＋ コレクタ拡散領
域１６上とｎ＋ エミッタ拡散領域１７上のポリシリコ
ン層２０ａ，２０ｂのみを残して、他の部分のポリシリ
コン層を除去する。
【００３０】図７を参照して全面にフォトレジスト２１
を塗布し、写真製版技術により、少なくともｎ＋ エミ
ッタ拡散領域１６とその外周領域を露出するようにフォ
トレジスト２１をパターニングする。このフォトレジス
ト２１をマスクとして燐イオン（Ｐ＋ ）２２を注入し
てｐ＋ ベース拡散領域１２内でｎ＋ エミッタ拡散領
域１６の周辺領域に燐イオン（Ｐ＋ ）２２を導入する
。
を塗布し、写真製版技術により、少なくともｎ＋ エミ
ッタ拡散領域１６とその外周領域を露出するようにフォ
トレジスト２１をパターニングする。このフォトレジス
ト２１をマスクとして燐イオン（Ｐ＋ ）２２を注入し
てｐ＋ ベース拡散領域１２内でｎ＋ エミッタ拡散領
域１６の周辺領域に燐イオン（Ｐ＋ ）２２を導入する
。
【００３１】図８を参照して、７００〜９００℃程度の
温度で熱処理を施して、イオン注入した燐イオン（Ｐ＋
）を活性化させ、ｎ＋ エミッタ拡散領域１６の周辺
領域にｐ− 注入ホール電流緩和層２３をセルフアライ
ンで形成する。
温度で熱処理を施して、イオン注入した燐イオン（Ｐ＋
）を活性化させ、ｎ＋ エミッタ拡散領域１６の周辺
領域にｐ− 注入ホール電流緩和層２３をセルフアライ
ンで形成する。
【００３２】図９を参照して、絶縁酸化膜１３をエッチ
ングして、ｐ＋ ベース拡散領域１２の表面の一部を露
出させる。このｐ＋ ベース拡散領域１２の露出された
表面上に接触するようにアルミニウムからなる金属電極
８ｂを形成する。さらに、ｎ＋ コレクタ拡散領域１７
とｎ＋ エミッタ拡散領域１６の表面上にもポリシリコ
ン層２０ａ，２０ｂを介在して電気的に接続するように
アルミニウムからなる金属電極１８ａ，１８ｃを形成す
る。最後にプラズマ窒化膜などからなる保護膜１９を形
成して一連の工程が終了する。
ングして、ｐ＋ ベース拡散領域１２の表面の一部を露
出させる。このｐ＋ ベース拡散領域１２の露出された
表面上に接触するようにアルミニウムからなる金属電極
８ｂを形成する。さらに、ｎ＋ コレクタ拡散領域１７
とｎ＋ エミッタ拡散領域１６の表面上にもポリシリコ
ン層２０ａ，２０ｂを介在して電気的に接続するように
アルミニウムからなる金属電極１８ａ，１８ｃを形成す
る。最後にプラズマ窒化膜などからなる保護膜１９を形
成して一連の工程が終了する。
【００３３】このようにしてこの発明のｎｐｎ型バイポ
ーラ・トランジスタ１００が完成する。
ーラ・トランジスタ１００が完成する。
【００３４】
【発明の効果】以上のように、この発明の半導体装置に
よればエミッタ領域とベース領域との間に介在し、かつ
エミッタ領域を取囲むように緩和領域を設けるように構
成したので、ベース領域からエミッタ領域へ注入される
ホール電流量が抑制でき、微細なエミッタ領域を有する
トランジスタの電流増幅率の低下を防止することができ
るという効果がある。
よればエミッタ領域とベース領域との間に介在し、かつ
エミッタ領域を取囲むように緩和領域を設けるように構
成したので、ベース領域からエミッタ領域へ注入される
ホール電流量が抑制でき、微細なエミッタ領域を有する
トランジスタの電流増幅率の低下を防止することができ
るという効果がある。
【００３５】また、この発明の半導体装置の製造方法に
よればセルフアラインによってエミッタ領域を取囲むよ
うに緩和領域を形成することができるという効果がある
。
よればセルフアラインによってエミッタ領域を取囲むよ
うに緩和領域を形成することができるという効果がある
。
【図１】この発明の一実施例による半導体装置の構造を
示す平面図である。
示す平面図である。
【図２】この発明の一実施例による半導体装置の構造を
示す断面図である。
示す断面図である。
【図３】この発明の一実施例による半導体装置の製造方
法の第１工程を示す断面図である。
法の第１工程を示す断面図である。
【図４】この発明の一実施例による半導体装置の製造方
法の第２工程を示す断面図である。
法の第２工程を示す断面図である。
【図５】この発明の一実施例による半導体装置の製造方
法の第３工程を示す断面図である。
法の第３工程を示す断面図である。
【図６】この発明の一実施例による半導体装置の製造方
法の第４工程を示す断面図である。
法の第４工程を示す断面図である。
【図７】この発明の一実施例による半導体装置の製造方
法の第５工程を示す断面図である。
法の第５工程を示す断面図である。
【図８】この発明の一実施例による半導体装置の製造方
法の第６工程を示す断面図である。
法の第６工程を示す断面図である。
【図９】この発明の一実施例による半導体装置の製造方
法の第７工程を示す断面図である。
法の第７工程を示す断面図である。
【図１０】この発明の一実施例および従来の半導体装置
の製造方法により作製されたｎｐｎ型トランジスタの電
流増幅率（ｈＦＥ）とエミッタ周辺長（ＬＥ ）／エミ
ッタ面積（ＳＥ ）比との関係図である。
の製造方法により作製されたｎｐｎ型トランジスタの電
流増幅率（ｈＦＥ）とエミッタ周辺長（ＬＥ ）／エミ
ッタ面積（ＳＥ ）比との関係図である。
【図１１】従来の半導体装置の構造を示す平面図である
。
。
【図１２】従来の半導体装置の構造を示す断面図である
。
。
【図１３】従来の半導体装置の製造方法の第１工程を示
す断面図である。
す断面図である。
【図１４】従来の半導体装置の製造方法の第２工程を示
す断面図である。
す断面図である。
【図１５】従来の半導体装置の製造方法の第３工程を示
す断面図である。
す断面図である。
【図１６】従来の半導体装置の製造方法の第４工程を示
す断面図である。
す断面図である。
【図１７】従来の半導体装置の製造方法の第５工程を示
す断面図である。
す断面図である。
【図１８】従来の半導体装置のエミッタ部における断面
図（ａ）、Ｂ−Ｂ線におけるドナー濃度の変化図（ｂ）
、Ｃ−Ｃ線におけるアクセプタ濃度の変化図（ｃ）であ
る。
図（ａ）、Ｂ−Ｂ線におけるドナー濃度の変化図（ｂ）
、Ｃ−Ｃ線におけるアクセプタ濃度の変化図（ｃ）であ
る。
１１ ｎ− エピタキシャル層
１２ ｐ＋ ベース拡散領域
１６ ｎ＋ エミッタ拡散領域
２３ ｐ− 注入ホール電流緩和層
Claims (2)
- 【請求項１】 バイポーラ・トランジスタを有する半
導体装置であって、第１導電型の不純物を第１の濃度で
含有するベース領域と、前記ベース領域内に形成された
第２導電型のエミッタ領域と、前記エミッタ領域を取囲
み、前記エミッタ領域と前記ベース領域との間に介在す
るように形成され、かつ第１導電型の不純物を前記第１
の濃度より低い第２の濃度で含有する緩和領域とを備え
た、半導体装置。 - 【請求項２】 バイポーラ・トランジスタを有する半
導体装置の製造方法であって、第１導電型の不純物を第
１の濃度で含有するベース領域を形成する工程と、前記
ベース領域内に第２導電型のエミッタ領域を形成する工
程と、前記ベース領域内で前記エミッタ領域を取囲む領
域に第２導電型の不純物を導入することによって、第１
導電型の不純物を前記第１の濃度より低い第２の濃度で
含有する緩和領域を形成する工程とを備えた、半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3110414A JPH04337639A (ja) | 1991-05-15 | 1991-05-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3110414A JPH04337639A (ja) | 1991-05-15 | 1991-05-15 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04337639A true JPH04337639A (ja) | 1992-11-25 |
Family
ID=14535178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3110414A Withdrawn JPH04337639A (ja) | 1991-05-15 | 1991-05-15 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04337639A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58186806U (ja) * | 1982-06-07 | 1983-12-12 | 神鋼フアウドラ−株式会社 | 水中牽引形汚泥掻寄装置 |
| JPH0177810U (ja) * | 1987-11-11 | 1989-05-25 | ||
| JPH0295503U (ja) * | 1989-01-17 | 1990-07-30 |
-
1991
- 1991-05-15 JP JP3110414A patent/JPH04337639A/ja not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58186806U (ja) * | 1982-06-07 | 1983-12-12 | 神鋼フアウドラ−株式会社 | 水中牽引形汚泥掻寄装置 |
| JPH0177810U (ja) * | 1987-11-11 | 1989-05-25 | ||
| JPH0295503U (ja) * | 1989-01-17 | 1990-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4669177A (en) | Process for making a lateral bipolar transistor in a standard CSAG process | |
| JPS61156882A (ja) | 二重拡散形絶縁ゲ−ト電界効果トランジスタ及びその製造方法 | |
| US6218725B1 (en) | Bipolar transistors with isolation trenches to reduce collector resistance | |
| JPH0557741B2 (ja) | ||
| JP2001060685A (ja) | 高耐圧トランジスタ | |
| KR940002834B1 (ko) | 반도체 집적회로와 그 제조방법 | |
| JPS58175872A (ja) | 絶縁ゲ−ト電界効果トランジスタ | |
| JP3099917B2 (ja) | 電界効果トランジスタ | |
| US5585287A (en) | Method of forming integrated current-limiter device for power MOS transistors | |
| JPH04337639A (ja) | 半導体装置およびその製造方法 | |
| JP3105237B2 (ja) | Ｄｍｏｓ型半導体装置の製造方法 | |
| US6051873A (en) | Semiconductor device including self-aligned base and emitter electrodes | |
| US5244822A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| JPH0618200B2 (ja) | ラテラルトランジスタ半導体装置の製造方法 | |
| JPH0734469B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH07235550A (ja) | 半導体装置及びその製造方法 | |
| JP3663238B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH02296342A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP2004207438A (ja) | 半導体装置およびその製造方法 | |
| JPH07273127A (ja) | 半導体装置 | |
| KR930000294B1 (ko) | 고성능 횡방향 바이폴라 트랜지스터(bipolar transistor)의 제조방법 | |
| JPS6020534A (ja) | 半導体装置及びその製造方法 | |
| JPH1027915A (ja) | 半導体装置の製造方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| KR910009740B1 (ko) | 산화막을 이용하여 자기 정합된 바이폴라 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |