JPH04336633A - 実装pkgのdip sw状態読み出し方式 - Google Patents
実装pkgのdip sw状態読み出し方式Info
- Publication number
- JPH04336633A JPH04336633A JP3107784A JP10778491A JPH04336633A JP H04336633 A JPH04336633 A JP H04336633A JP 3107784 A JP3107784 A JP 3107784A JP 10778491 A JP10778491 A JP 10778491A JP H04336633 A JPH04336633 A JP H04336633A
- Authority
- JP
- Japan
- Prior art keywords
- dip
- state
- dipsw
- pkg
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は実装PKGのDIP
SW状態読み出し方式に関し、特にコントロールパネル
からの実装PKGのDIP SW設定状態読み出し要
求により、DIPSW状態管理テーブルに格納されてい
る実装PKGのDIPSW設定状態を読み出し表示する
ことによりPKGを実装したまま各種PKGのDIP
SWの設定状態を読み出すことができる実装PKGの
DIP SW状態読み出しに関する。
SW状態読み出し方式に関し、特にコントロールパネル
からの実装PKGのDIP SW設定状態読み出し要
求により、DIPSW状態管理テーブルに格納されてい
る実装PKGのDIPSW設定状態を読み出し表示する
ことによりPKGを実装したまま各種PKGのDIP
SWの設定状態を読み出すことができる実装PKGの
DIP SW状態読み出しに関する。
【0002】
【従来の技術】従来、複数のプロセッサからなるマルチ
プロセッサシステムの各プロセッサに実装されている各
種PKGのDIP SWの設定状態を確認・識別する
場合、PKGを実装したままでは各種PKGのDIP
SW設定状態の読み出し及びDIP SWが正しく
設定されているかの確認ができない方式となっていた。
プロセッサシステムの各プロセッサに実装されている各
種PKGのDIP SWの設定状態を確認・識別する
場合、PKGを実装したままでは各種PKGのDIP
SW設定状態の読み出し及びDIP SWが正しく
設定されているかの確認ができない方式となっていた。
【0003】
【発明が解決しようとする課題】上述した従来の実装P
KGのDIP SWの設定状態は、PKGを実装した
ままでは各種PKGのDIP SWの設定状態を表示
出来ない方式となっているのでPKGの実装をはずさな
ければDIP SWの設定状態がわからない。さらに
、スイッチ接点不良等によりスイッチ外観上の設定と、
実際の設定値が異なる場合に障害解析に手間取ってしま
う。
KGのDIP SWの設定状態は、PKGを実装した
ままでは各種PKGのDIP SWの設定状態を表示
出来ない方式となっているのでPKGの実装をはずさな
ければDIP SWの設定状態がわからない。さらに
、スイッチ接点不良等によりスイッチ外観上の設定と、
実際の設定値が異なる場合に障害解析に手間取ってしま
う。
【0004】
【課題を解決するための手段】本発明の実装PKGのD
IP SW状態読み出し方式は、各プロセッサのID
P SWの設定状態が格納してあるDIP SW状
態格納回路と、コントロールパネルからのDIP S
W設定状態読み出し指示により各プロセッサのDIPS
W状態格納回路からDIP SWの設定状態を読み出
してくるDIP SW状態読み出し回路と、DIP
SW状態読み出し回路で読み出してきた各プロセッサ
のDIP SW設定状態を格納するDIP SW状
態管理テーブルとを有している。
IP SW状態読み出し方式は、各プロセッサのID
P SWの設定状態が格納してあるDIP SW状
態格納回路と、コントロールパネルからのDIP S
W設定状態読み出し指示により各プロセッサのDIPS
W状態格納回路からDIP SWの設定状態を読み出
してくるDIP SW状態読み出し回路と、DIP
SW状態読み出し回路で読み出してきた各プロセッサ
のDIP SW設定状態を格納するDIP SW状
態管理テーブルとを有している。
【0005】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は本発明の実装PKGのDIP S
W状態読み出し方式の一実施例を示すブロック図である
。 図1は、診断プロセッサ1と、複数台のプロセッサ2と
、コントロールパネル3と、DIP SW状態読み出
し回路4と、DIP SW状態管理テーブル5と、D
IP SW状態格納回路6により構成される。DIP
SW状態格納回路6には各プロセッサのDIP
SWの設定状態が格納されている。コントロールパネル
3からのDIP SW設定状態読み出し指示により診
断プロセッサ1は、DIPSW状態読み出し回路4にD
IP SW設定状態読み出し指示を送る。診断プロセ
ッサ1からDIP SW設定状態読み出し指示を受け
たDIP SW状態読み出し回路4は、DIP S
W状態格納回路6から各プロセッサのDIPSW設定状
態を読み出してくる。DIP SW状態格納回路6か
ら各プロセッサのDIPSWの設定状態を読み出してき
たDIP SW状態読み出し回路4はDIPSW状態
管理テーブル5に各プロセッサのDIP SWの設定
状態を格納する。また、コントロールパネル3から実装
PKGのDIP SW設定状態読み出し要求を受けた
診断プロセッサ1は、DIP SW状態管理テーブル
5から各プロセッサのDIP SWの設定状態を読み
出し、コントロールパネル3に表示する。
て説明する。図1は本発明の実装PKGのDIP S
W状態読み出し方式の一実施例を示すブロック図である
。 図1は、診断プロセッサ1と、複数台のプロセッサ2と
、コントロールパネル3と、DIP SW状態読み出
し回路4と、DIP SW状態管理テーブル5と、D
IP SW状態格納回路6により構成される。DIP
SW状態格納回路6には各プロセッサのDIP
SWの設定状態が格納されている。コントロールパネル
3からのDIP SW設定状態読み出し指示により診
断プロセッサ1は、DIPSW状態読み出し回路4にD
IP SW設定状態読み出し指示を送る。診断プロセ
ッサ1からDIP SW設定状態読み出し指示を受け
たDIP SW状態読み出し回路4は、DIP S
W状態格納回路6から各プロセッサのDIPSW設定状
態を読み出してくる。DIP SW状態格納回路6か
ら各プロセッサのDIPSWの設定状態を読み出してき
たDIP SW状態読み出し回路4はDIPSW状態
管理テーブル5に各プロセッサのDIP SWの設定
状態を格納する。また、コントロールパネル3から実装
PKGのDIP SW設定状態読み出し要求を受けた
診断プロセッサ1は、DIP SW状態管理テーブル
5から各プロセッサのDIP SWの設定状態を読み
出し、コントロールパネル3に表示する。
【0006】
【発明の効果】以上説明したように本発明の実装PKG
のDIP SW状態読み出し方式は、コントロールパ
ネルからの実装PKGのDIP SW設定状態読み出
し要求により、DIP SW状態管理テーブルに格納
されている実装PKGのDIP SW設定状態を読み
出し、表示することによりPKGを実装したまま各種P
KGのDIP SW設定状態を読み出すことができる
ので、各種PKGのDIP SWが正しく設定されて
いるかの確認ができる効果がある。
のDIP SW状態読み出し方式は、コントロールパ
ネルからの実装PKGのDIP SW設定状態読み出
し要求により、DIP SW状態管理テーブルに格納
されている実装PKGのDIP SW設定状態を読み
出し、表示することによりPKGを実装したまま各種P
KGのDIP SW設定状態を読み出すことができる
ので、各種PKGのDIP SWが正しく設定されて
いるかの確認ができる効果がある。
【図1】本発明の実装PKGのDIP SW状態読み
出し方式の一実施例を示すブロック図である。
出し方式の一実施例を示すブロック図である。
1 診断プロセッサ
2 プロセッサ
3 コントロールパネル
4 DIP SW状態読み出し回路5
DIP SW状態管理テーブル6 DIP
SW状態格納回路7 診断バス
DIP SW状態管理テーブル6 DIP
SW状態格納回路7 診断バス
Claims (2)
- 【請求項1】 診断プロセッサとDIP SWを有
する複数台のプロセッサを有するマルチプロセッサシス
テムの前記各プロセッサの前記DIP SWの設定状
態を格納するDIP SW状態格納手段とコントロー
ルパネルからのDIPSW設定状態読み出し指示により
前記各プロセッサの前記DIP SW状態格納手段か
らDIP SWの設定状態を読み出すDIP SW
状態読み出し手段とを設け、前記DIP SW状態読
み出し手段で読み出した前記各プロセッサの前記DIP
SWの設定状態を格納するDIP SW状態管理
テーブルとにより前記DIP SWの設定状態を確認
することを特徴とする実装PKGのDIP SW状態
読み出し方式。 - 【請求項2】 プロセッサに実装されたPKGのDI
P SWの設定状態を格納するDIP SW状態格
納回路をプロセッサ毎に備えるようにし、コントロール
パネルからのDIP SW設定状態読み出し指示によ
り前記各プロセッサの前記DIP SW状態格納回路
から前記DIP SWの設定状態を読み出すDIP
SW状態読み出し手段と、前記DIP SW状態読
み出し手段で読み出した前記各プロセッサの前記DIP
SWの設定状態を格納するDIP SW状態管理
テーブルとを有することを特徴とする実装PKGのDI
P SW状態読み出し方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3107784A JPH04336633A (ja) | 1991-05-14 | 1991-05-14 | 実装pkgのdip sw状態読み出し方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3107784A JPH04336633A (ja) | 1991-05-14 | 1991-05-14 | 実装pkgのdip sw状態読み出し方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04336633A true JPH04336633A (ja) | 1992-11-24 |
Family
ID=14467938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3107784A Pending JPH04336633A (ja) | 1991-05-14 | 1991-05-14 | 実装pkgのdip sw状態読み出し方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04336633A (ja) |
-
1991
- 1991-05-14 JP JP3107784A patent/JPH04336633A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW332886B (en) | Computer system | |
JPH04336633A (ja) | 実装pkgのdip sw状態読み出し方式 | |
US7119708B2 (en) | Apparatus and method for providing visual and hardware addressing information | |
JP3331847B2 (ja) | ディジタル形保護リレー装置 | |
JP2737134B2 (ja) | 電子機器 | |
JPS59148531A (ja) | 電源制御装置 | |
JPS60135777A (ja) | 制御装置の試験方式 | |
JPH01120623A (ja) | 交換機システム版数を管理する方法 | |
JP2882277B2 (ja) | 設備監視装置 | |
JPS61221946A (ja) | 情報履歴記憶装置 | |
JPH02100761A (ja) | Pos端末装置 | |
JPS58182187U (ja) | 世界時計 | |
JPS5953583B2 (ja) | 切替装置 | |
JPS62115540A (ja) | オプシヨン・プログラムの自動インスト−ル処理方式 | |
JPS62274815A (ja) | タイマ装置 | |
JPS5860352A (ja) | 表示出力方式 | |
JPS6136851A (ja) | システム資源使用状態表示装置 | |
JPH01281512A (ja) | パッケージの版数管理方式 | |
JPH04128961A (ja) | マルチプロセッサ制御方式 | |
JPS63298463A (ja) | システムバス方式 | |
JPH02252037A (ja) | Prom選択回路 | |
JPS63733A (ja) | プログラム実行処理方式 | |
JPH02299349A (ja) | 分散形保守診断装置 | |
JPH05150811A (ja) | シーケンス番号指定の情報格納機能を持つシーケンス制御装置 | |
JPH01136258A (ja) | 情報処理装置のメモリ制御方式 |