JPH04329093A - Ｙ／ｃ分離回路 - Google Patents
Ｙ／ｃ分離回路Info
- Publication number
- JPH04329093A JPH04329093A JP9889191A JP9889191A JPH04329093A JP H04329093 A JPH04329093 A JP H04329093A JP 9889191 A JP9889191 A JP 9889191A JP 9889191 A JP9889191 A JP 9889191A JP H04329093 A JPH04329093 A JP H04329093A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- glass
- input
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011521 glass Substances 0.000 claims abstract description 34
- 239000002131 composite material Substances 0.000 claims abstract description 19
- 238000000926 separation method Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000010363 phase shift Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 239000013642 negative control Substances 0.000 description 2
- 239000013641 positive control Substances 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明はＹ／Ｃ分離回路に関し
、特にたとえば１Ｈ（ライン）ガラス遅延線を用いてコ
ンポジット映像信号を輝度信号と色信号とに分離するく
し形Ｙ／Ｃ分離回路に関する。
、特にたとえば１Ｈ（ライン）ガラス遅延線を用いてコ
ンポジット映像信号を輝度信号と色信号とに分離するく
し形Ｙ／Ｃ分離回路に関する。
【０００２】
【従来の技術】図７に、一般的なこの種のくし形Ｙ／Ｃ
分離回路１を示す。このＹ／Ｃ分離回路１は、ライン毎
に色信号の位相が反転することを利用して輝度信号と色
信号とに分離するものである。そのためには、ガラス遅
延線２の遅延時間は正確に１Ｈでなければならない。し
かしながら、ガラス遅延線２は、一般に、矩形のガラス
基板の対角に一対の超音波トランスデューサを設け、そ
の間のガラス基板の表面形状によって一方の超音波トラ
ンスデューサに入力された電気信号を１Ｈ遅延した電気
信号として他方の超音波トランスデューサから取り出す
ものであり、ガラス基板の加工のばらつき等によって遅
延時間にばらつきが生じる。したがって、図７に示すよ
うに、ガラス遅延線２を可変コイルＬを用いて終端し、
そのインダクタンス値を調整することによって、ガラス
遅延線２の遅延時間のばらつきを補正している。
分離回路１を示す。このＹ／Ｃ分離回路１は、ライン毎
に色信号の位相が反転することを利用して輝度信号と色
信号とに分離するものである。そのためには、ガラス遅
延線２の遅延時間は正確に１Ｈでなければならない。し
かしながら、ガラス遅延線２は、一般に、矩形のガラス
基板の対角に一対の超音波トランスデューサを設け、そ
の間のガラス基板の表面形状によって一方の超音波トラ
ンスデューサに入力された電気信号を１Ｈ遅延した電気
信号として他方の超音波トランスデューサから取り出す
ものであり、ガラス基板の加工のばらつき等によって遅
延時間にばらつきが生じる。したがって、図７に示すよ
うに、ガラス遅延線２を可変コイルＬを用いて終端し、
そのインダクタンス値を調整することによって、ガラス
遅延線２の遅延時間のばらつきを補正している。
【０００３】
【発明が解決しようとする課題】しかしながら、図７に
示す従来のＹ／Ｃ分離回路１では、手作業によりその可
変コイルＬを調整していたので、調整に時間がかかるば
かりでなく、製品毎に性能のばらつきを生じていた。そ
れゆえに、この発明の主たる目的は、簡単かつ正確にガ
ラス遅延線の遅延時間を補正できる、Ｙ／Ｃ分離回路を
提供することである。
示す従来のＹ／Ｃ分離回路１では、手作業によりその可
変コイルＬを調整していたので、調整に時間がかかるば
かりでなく、製品毎に性能のばらつきを生じていた。そ
れゆえに、この発明の主たる目的は、簡単かつ正確にガ
ラス遅延線の遅延時間を補正できる、Ｙ／Ｃ分離回路を
提供することである。
【０００４】
【課題を解決するための手段】この発明は、コンポジッ
ト映像信号を受ける入力端子、および１ラインの遅延時
間を有しかつ入力端子からの入力信号を受けるガラス遅
延線を含み、入力信号およびガラス遅延線からの出力信
号に基づいて輝度信号と色信号とを分離するＹ／Ｃ分離
回路において、ガラス遅延線の入力側および出力側の少
なくとも一方を終端する半導体可変インダクタンス回路
、および入力信号および出力信号に基づいて、半導体可
変インダクタンス回路のインダクタンス値を制御する制
御手段を備えることを特徴とする、Ｙ／Ｃ分離回路であ
る。
ト映像信号を受ける入力端子、および１ラインの遅延時
間を有しかつ入力端子からの入力信号を受けるガラス遅
延線を含み、入力信号およびガラス遅延線からの出力信
号に基づいて輝度信号と色信号とを分離するＹ／Ｃ分離
回路において、ガラス遅延線の入力側および出力側の少
なくとも一方を終端する半導体可変インダクタンス回路
、および入力信号および出力信号に基づいて、半導体可
変インダクタンス回路のインダクタンス値を制御する制
御手段を備えることを特徴とする、Ｙ／Ｃ分離回路であ
る。
【０００５】
【作用】入力端子に入力されたコンポジット映像信号（
バースト信号）とガラス遅延線から出力されるコンポジ
ット映像信号（バースト信号）とを制御手段に入力し、
両信号の位相差が正確に１８０°であるときを基準とし
て、その基準からの位相差のずれ量に応じた制御信号を
制御手段から半導体可変インダクタンス回路に与える。 半導体可変インダクタンス回路ではその制御信号に応じ
てインダクタンス値が変化され、したがって、ガラス遅
延線の終端インダクタンスが自動的に制御され、入力端
子からのコンポジット映像信号とガラス遅延線から出力
されるコンポジット映像信号との位相差が正確に１８０
°調整される。
バースト信号）とガラス遅延線から出力されるコンポジ
ット映像信号（バースト信号）とを制御手段に入力し、
両信号の位相差が正確に１８０°であるときを基準とし
て、その基準からの位相差のずれ量に応じた制御信号を
制御手段から半導体可変インダクタンス回路に与える。 半導体可変インダクタンス回路ではその制御信号に応じ
てインダクタンス値が変化され、したがって、ガラス遅
延線の終端インダクタンスが自動的に制御され、入力端
子からのコンポジット映像信号とガラス遅延線から出力
されるコンポジット映像信号との位相差が正確に１８０
°調整される。
【０００６】
【発明の効果】この発明によれば、半導体可変インダク
タンス回路および制御手段によって自動的に終端インダ
クタンスを調整するので、手作業によることなくガラス
遅延線の遅延時間を正確に補正でき、したがって、製造
コストが減じられるとともに、製品毎に性能のばらつき
を生ずることもない。
タンス回路および制御手段によって自動的に終端インダ
クタンスを調整するので、手作業によることなくガラス
遅延線の遅延時間を正確に補正でき、したがって、製造
コストが減じられるとともに、製品毎に性能のばらつき
を生ずることもない。
【０００７】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【０００８】
【実施例】図１を参照して、この実施例のＹ／Ｃ分離回
路１０はＩＣ（集積回路）１２として構成され、そのＩ
Ｃ１２に内蔵される加算回路１４および減算回路１６を
含む。ＩＣ１２はコンポジット映像信号の入力端子とな
るＩＣ端子１８を有し、加算回路１４および減算回路１
６には、それぞれ、ＩＣ端子１８からのコンポジット映
像信号が入力される。ＩＣ端子１８からのコンポジット
映像信号は増幅器２０，ＩＣ端子２２および抵抗Ｒ１を
介してガラス遅延線２６の入力端子２４に与えられる。 なお、増幅器２０はガラス遅延線２６における挿入損失
を補償するためのものであり、特に設けなくてもよい。 ガラス遅延線２６の入力端子２８と出力端子３０とはア
ースされ、出力端子３０と３２との間には抵抗Ｒ２が介
挿される。ガラス遅延線２６は先に述べたように構成さ
れ、１Ｈの遅延時間を有し、入力コンポジット信号を１
Ｈ遅延して出力コンポジット映像信号として出力する。 この出力コンポジット映像信号は、ＩＣ端子３４から増
幅器３６を介して加算回路１４および減算回路１６に入
力される。この増幅器３６は振幅調整用の増幅器である
。加算回路１４では、「前ライン＋現ライン」が演算さ
れ、残った輝度信号が出力され、減算回路１６では、「
前ライン−現ライン」が演算され、残った色信号が出力
される。
路１０はＩＣ（集積回路）１２として構成され、そのＩ
Ｃ１２に内蔵される加算回路１４および減算回路１６を
含む。ＩＣ１２はコンポジット映像信号の入力端子とな
るＩＣ端子１８を有し、加算回路１４および減算回路１
６には、それぞれ、ＩＣ端子１８からのコンポジット映
像信号が入力される。ＩＣ端子１８からのコンポジット
映像信号は増幅器２０，ＩＣ端子２２および抵抗Ｒ１を
介してガラス遅延線２６の入力端子２４に与えられる。 なお、増幅器２０はガラス遅延線２６における挿入損失
を補償するためのものであり、特に設けなくてもよい。 ガラス遅延線２６の入力端子２８と出力端子３０とはア
ースされ、出力端子３０と３２との間には抵抗Ｒ２が介
挿される。ガラス遅延線２６は先に述べたように構成さ
れ、１Ｈの遅延時間を有し、入力コンポジット信号を１
Ｈ遅延して出力コンポジット映像信号として出力する。 この出力コンポジット映像信号は、ＩＣ端子３４から増
幅器３６を介して加算回路１４および減算回路１６に入
力される。この増幅器３６は振幅調整用の増幅器である
。加算回路１４では、「前ライン＋現ライン」が演算さ
れ、残った輝度信号が出力され、減算回路１６では、「
前ライン−現ライン」が演算され、残った色信号が出力
される。
【０００９】ガラス遅延線２６の入力端子２４および出
力端子３２には、それぞれＩＣ端子３８および３４を介
して半導体可変インダクタンス回路としてのジャイレー
タ４０および４２が接続される。ジャイレータ４０およ
び４２は、それぞれ、ガラス遅延線２６の入力および出
力終端インダクタンスとして機能し、そのインダクタン
ス値がローパスフィルタ（以下、「ＬＰＦ」という）４
４の出力によって制御される。ただし、ガラス遅延線２
６の入力および出力の両方を終端する必要はなく、いず
れか一方のみでよい。そして、ＬＰＦ４４には、ＩＣ端
子１８からのコンポジット映像信号に含まれるバースト
信号とガラス遅延線２６からの出力コンポジット映像信
号に含まれるバースト信号との位相差に応じた誤差信号
が入力される。この実施例では、ガラス遅延線２６から
の出力コンポジット映像信号が９０°移相回路４６で９
０°進相されて、またＩＣ端子１８からのコンポジット
映像信号がそのまま、位相比較を構成する乗算器４８に
与えられる。したがって、乗算器４８からは、両信号が
９０°の位相差のときを基準として、両信号の位相差の
９０°からのずれ量に応じた誤差信号をＬＰＦ４４に与
える。したがって、ＬＰＦ４４からは、その位相差のず
れ量に応じた制御電圧が出力され、その制御電圧がジャ
イレータ４０および４２に与えられる。
力端子３２には、それぞれＩＣ端子３８および３４を介
して半導体可変インダクタンス回路としてのジャイレー
タ４０および４２が接続される。ジャイレータ４０およ
び４２は、それぞれ、ガラス遅延線２６の入力および出
力終端インダクタンスとして機能し、そのインダクタン
ス値がローパスフィルタ（以下、「ＬＰＦ」という）４
４の出力によって制御される。ただし、ガラス遅延線２
６の入力および出力の両方を終端する必要はなく、いず
れか一方のみでよい。そして、ＬＰＦ４４には、ＩＣ端
子１８からのコンポジット映像信号に含まれるバースト
信号とガラス遅延線２６からの出力コンポジット映像信
号に含まれるバースト信号との位相差に応じた誤差信号
が入力される。この実施例では、ガラス遅延線２６から
の出力コンポジット映像信号が９０°移相回路４６で９
０°進相されて、またＩＣ端子１８からのコンポジット
映像信号がそのまま、位相比較を構成する乗算器４８に
与えられる。したがって、乗算器４８からは、両信号が
９０°の位相差のときを基準として、両信号の位相差の
９０°からのずれ量に応じた誤差信号をＬＰＦ４４に与
える。したがって、ＬＰＦ４４からは、その位相差のず
れ量に応じた制御電圧が出力され、その制御電圧がジャ
イレータ４０および４２に与えられる。
【００１０】なお、上述の９０°移相回路４６としては
、平成３年１月２８日の本件出願人の出願に係る特願平
３−８５８５号に開示された、図２に示すようなものが
利用できる。図２の９０°移相回路４６では、その端子
５０からの出力ｅｏ´は、
、平成３年１月２８日の本件出願人の出願に係る特願平
３−８５８５号に開示された、図２に示すようなものが
利用できる。図２の９０°移相回路４６では、その端子
５０からの出力ｅｏ´は、
【００１１】
【数１】
【００１２】となり、抵抗Ｒ０，コンデンサＣ０および
信号角周波数ωの値に拘わらず、９０°移相された出力
ｅｏ´が得られる。また、位相比較器すなわち乗算器４
８は、図３のように構成され、図４に示すように動作す
る。すなわち、入力端子５２および５４には、ＩＣ端子
１８から図４（Ａ）に示すような信号が入力され、入力
端子５６および５８には、ガラス遅延線２６から図４（
Ｂ）に示すような信号が入力される。
信号角周波数ωの値に拘わらず、９０°移相された出力
ｅｏ´が得られる。また、位相比較器すなわち乗算器４
８は、図３のように構成され、図４に示すように動作す
る。すなわち、入力端子５２および５４には、ＩＣ端子
１８から図４（Ａ）に示すような信号が入力され、入力
端子５６および５８には、ガラス遅延線２６から図４（
Ｂ）に示すような信号が入力される。
【００１３】両信号が同相の場合、正の周期ではトラン
ジスタＴｒ１およびＴｒ５がオンしかつ負の周期ではト
ランジスタＴｒ３およびＴｒ６がオンする。したがって
、出力Ａにおける電圧は図４（Ｃ）に示すように負方向
に半周期ごとに脈動し、出力Ｂにおける電圧は図４（Ｄ
）に示すように一定電圧となる。したがって、トランジ
スタＡを流れる電流Ｉ１（すなわちＩ４）は図４（Ｅ）
に示すように正方向に脈動し、トランジスタＢを流れる
電流Ｉ２は図４（Ｆ）に示すように一定電流となる。そ
のため、Ｉ２−Ｉ４であるＬＰＦ４４に流れる電流Ｉ３
は、図４（Ｇ）に示すように負方向に脈動する。 この電流Ｉ３がＬＰＦ４４によって平滑（積分）され、
したがって、ＬＰＦ４４の出力は図４（Ｈ）に示すよう
に、両信号が同相のときには負の制御電圧を出力する。
ジスタＴｒ１およびＴｒ５がオンしかつ負の周期ではト
ランジスタＴｒ３およびＴｒ６がオンする。したがって
、出力Ａにおける電圧は図４（Ｃ）に示すように負方向
に半周期ごとに脈動し、出力Ｂにおける電圧は図４（Ｄ
）に示すように一定電圧となる。したがって、トランジ
スタＡを流れる電流Ｉ１（すなわちＩ４）は図４（Ｅ）
に示すように正方向に脈動し、トランジスタＢを流れる
電流Ｉ２は図４（Ｆ）に示すように一定電流となる。そ
のため、Ｉ２−Ｉ４であるＬＰＦ４４に流れる電流Ｉ３
は、図４（Ｇ）に示すように負方向に脈動する。 この電流Ｉ３がＬＰＦ４４によって平滑（積分）され、
したがって、ＬＰＦ４４の出力は図４（Ｈ）に示すよう
に、両信号が同相のときには負の制御電圧を出力する。
【００１４】両信号が逆相の場合、ＩＣ端子１８からの
信号が正の周期ではトランジスタＴｒ４およびＴｒ６が
オンしかつＩＣ端子１８からの信号が負の周期ではトラ
ンジスタＴｒ２およびＴｒ５がオンする。したがって、
出力Ａにおける電圧は図４（Ｃ）に示すように一定とな
り、出力Ｂにおける電圧は図４（Ｄ）に示すように負方
向に半周期ごとに脈動する。したがって、トランジスタ
Ａを流れる電流Ｉ１（すなわちＩ４）は図４（Ｅ）に示
すように一定電流となり、トランジスタＢを流れる電流
Ｉ２は図４（Ｆ）に示すように正方向に脈動する。その
ため、Ｉ２−Ｉ４であるＬＰＦ４４に流れる電流Ｉ３は
、図４（Ｇ）に示すように正方向に脈動する。この電流
Ｉ３がＬＰＦ４４によって平滑（積分）され、したがっ
て、ＬＰＦ４４の出力は図４（Ｈ）に示すように、両信
号が逆相のときには正の制御電圧を出力する。
信号が正の周期ではトランジスタＴｒ４およびＴｒ６が
オンしかつＩＣ端子１８からの信号が負の周期ではトラ
ンジスタＴｒ２およびＴｒ５がオンする。したがって、
出力Ａにおける電圧は図４（Ｃ）に示すように一定とな
り、出力Ｂにおける電圧は図４（Ｄ）に示すように負方
向に半周期ごとに脈動する。したがって、トランジスタ
Ａを流れる電流Ｉ１（すなわちＩ４）は図４（Ｅ）に示
すように一定電流となり、トランジスタＢを流れる電流
Ｉ２は図４（Ｆ）に示すように正方向に脈動する。その
ため、Ｉ２−Ｉ４であるＬＰＦ４４に流れる電流Ｉ３は
、図４（Ｇ）に示すように正方向に脈動する。この電流
Ｉ３がＬＰＦ４４によって平滑（積分）され、したがっ
て、ＬＰＦ４４の出力は図４（Ｈ）に示すように、両信
号が逆相のときには正の制御電圧を出力する。
【００１５】両信号が９０°の位相差を有する場合、図
４（Ａ）のＩＣ端子１８からの信号の前半周期の前半で
はトランジスタＴｒ１およびＴｒ５がオンし、後半では
トランジスタＴｒ４およびＴｒ６がオンする。また、Ｉ
Ｃ端子１８からの信号の後半周期の前半ではトランジス
タＴｒ３およびＴｒ６がオンし、後半ではトランジスタ
Ｔｒ２およびＴｒ５がオンする。したがって、出力Ａに
おける電圧は図４（Ｃ）に示すように各半周期の前半に
のみ負方向電圧となり、出力Ｂにおける電圧は図４（Ｄ
）に示すように各半周期の後半にのみ負方向電圧として
出現する。したがって、トランジスタＡを流れる電流Ｉ
１（すなわちＩ４）は図４（Ｅ）に示すように各半周期
の前半にのみ正方向に流れ、トランジスタＢを流れる電
流Ｉ２は図４（Ｆ）に示すように各半周期の後半にのみ
正方向に流れる。そのため、Ｉ２−Ｉ４であるＬＰＦ４
４に流れる電流Ｉ３は、図４（Ｇ）に示すようにほぼ正
弦波となり、したがって、ＬＰＦ４４の出力は図４（Ｈ
）に示すように、両信号が９０°位相差を有するときに
はほぼ０の制御電圧を出力する。
４（Ａ）のＩＣ端子１８からの信号の前半周期の前半で
はトランジスタＴｒ１およびＴｒ５がオンし、後半では
トランジスタＴｒ４およびＴｒ６がオンする。また、Ｉ
Ｃ端子１８からの信号の後半周期の前半ではトランジス
タＴｒ３およびＴｒ６がオンし、後半ではトランジスタ
Ｔｒ２およびＴｒ５がオンする。したがって、出力Ａに
おける電圧は図４（Ｃ）に示すように各半周期の前半に
のみ負方向電圧となり、出力Ｂにおける電圧は図４（Ｄ
）に示すように各半周期の後半にのみ負方向電圧として
出現する。したがって、トランジスタＡを流れる電流Ｉ
１（すなわちＩ４）は図４（Ｅ）に示すように各半周期
の前半にのみ正方向に流れ、トランジスタＢを流れる電
流Ｉ２は図４（Ｆ）に示すように各半周期の後半にのみ
正方向に流れる。そのため、Ｉ２−Ｉ４であるＬＰＦ４
４に流れる電流Ｉ３は、図４（Ｇ）に示すようにほぼ正
弦波となり、したがって、ＬＰＦ４４の出力は図４（Ｈ
）に示すように、両信号が９０°位相差を有するときに
はほぼ０の制御電圧を出力する。
【００１６】このようにして、位相比較器すなわち乗算
器４８に入力される２つの信号の位相差が９０°のとき
は、ＬＰＦ４４からはほぼ０の制御電圧が出力される。 ２つの信号の位相差が９０°からずれている場合には、
そのずれ量に応じた正または負の制御電圧がＬＰＦ４４
から出力される。このＬＰＦ４４からの制御電圧に応じ
てジャイレータ４０および４２のインダクタンス値が調
整される。
器４８に入力される２つの信号の位相差が９０°のとき
は、ＬＰＦ４４からはほぼ０の制御電圧が出力される。 ２つの信号の位相差が９０°からずれている場合には、
そのずれ量に応じた正または負の制御電圧がＬＰＦ４４
から出力される。このＬＰＦ４４からの制御電圧に応じ
てジャイレータ４０および４２のインダクタンス値が調
整される。
【００１７】図１の実施例に用いられ得るジャイレータ
４０および４２の一例が図５に示される。図５において
容量Ｃと交流的アース間に発生する信号Ｖｃは、
４０および４２の一例が図５に示される。図５において
容量Ｃと交流的アース間に発生する信号Ｖｃは、
【００
１８】
１８】
【数２】
【００１９】で表される。また、第２の差動対を構成す
るトランジスタＱ３およびＱ４のベース間に発生する電
圧Ｖ２は、
るトランジスタＱ３およびＱ４のベース間に発生する電
圧Ｖ２は、
【００２０】
【数３】
【００２１】で表される。したがって、上式から、第１
の差動対を構成するトランジスタＱ１およびＱ２の微分
抵抗ｒｅ０あるいはトランジスタＱ３およびＱ４の微分
抵抗ｒｅ１を、ローパスフィルタ４４からの制御電圧に
よって調整することにより、ジャイレータ４０および４
２のインダクタンス値を制御できることがわかる。すな
わち、ＬＰＦ４４からの制御電圧によって、図５におけ
る可変定電流源の電流Ｉ６および／またはＩ７を制御す
れば、微分抵抗ｒｅ０および／またはｒｅ１が変化し、
ジャイレータ４０および４２の等価インダクタンス値が
変化される。
の差動対を構成するトランジスタＱ１およびＱ２の微分
抵抗ｒｅ０あるいはトランジスタＱ３およびＱ４の微分
抵抗ｒｅ１を、ローパスフィルタ４４からの制御電圧に
よって調整することにより、ジャイレータ４０および４
２のインダクタンス値を制御できることがわかる。すな
わち、ＬＰＦ４４からの制御電圧によって、図５におけ
る可変定電流源の電流Ｉ６および／またはＩ７を制御す
れば、微分抵抗ｒｅ０および／またはｒｅ１が変化し、
ジャイレータ４０および４２の等価インダクタンス値が
変化される。
【００２２】なお、図６にガラス遅延線２６の等価回路
図を示し、ジャイレータ４０および４２がそれぞれ図６
に示す終端インダクタンスＬ１およびＬ２に相当する。 したがって、ジャイレータ４０および４２のインダクタ
ンス値すなわち終端インダクタンスＬ１およびＬ２を調
整すれば、インダクタンスＬ３および容量Ｃ１およびＣ
２で構成される同調回路ならびにインダクタンスＬ４お
よび容量Ｃ３およびＣ４で構成される同調回路の同調周
波数が変化し、３．５８ＭＨｚの群遅延特性も変化する
。したがって、ガラス遅延線２６における信号の遅延時
間が変化する。また、抵抗Ｒ１およびＲ２は、それぞれ
Ｒ７およびＲ８とのマッチング抵抗である。
図を示し、ジャイレータ４０および４２がそれぞれ図６
に示す終端インダクタンスＬ１およびＬ２に相当する。 したがって、ジャイレータ４０および４２のインダクタ
ンス値すなわち終端インダクタンスＬ１およびＬ２を調
整すれば、インダクタンスＬ３および容量Ｃ１およびＣ
２で構成される同調回路ならびにインダクタンスＬ４お
よび容量Ｃ３およびＣ４で構成される同調回路の同調周
波数が変化し、３．５８ＭＨｚの群遅延特性も変化する
。したがって、ガラス遅延線２６における信号の遅延時
間が変化する。また、抵抗Ｒ１およびＲ２は、それぞれ
Ｒ７およびＲ８とのマッチング抵抗である。
【００２３】なお、上述の実施例では、９０°移相回路
４６を用いて乗算器４８において２つの入力信号が９０
°位相差を有するかどうか検出するようにしたが、９０
°移相回路４６を用いずに、乗算器４８で２つの入力信
号の１８０°位相差を基準としてどれだけずれているか
を検出するようにしてもよい。また、ジャイレータ４０
および４２を制御する制御電圧を、ＬＰＦ４４から乗算
器４８からの誤差信号に応じた電圧として与えるように
した。しかしながら、ガラス遅延線２６の入力バースト
信号と出力バースト信号との振幅差がゼロになるかどう
かでジャイレータ４０および４２を制御するようにして
もよい。
４６を用いて乗算器４８において２つの入力信号が９０
°位相差を有するかどうか検出するようにしたが、９０
°移相回路４６を用いずに、乗算器４８で２つの入力信
号の１８０°位相差を基準としてどれだけずれているか
を検出するようにしてもよい。また、ジャイレータ４０
および４２を制御する制御電圧を、ＬＰＦ４４から乗算
器４８からの誤差信号に応じた電圧として与えるように
した。しかしながら、ガラス遅延線２６の入力バースト
信号と出力バースト信号との振幅差がゼロになるかどう
かでジャイレータ４０および４２を制御するようにして
もよい。
【図１】この発明の一実施例を示すブロック図である。
【図２】図１の実施例に用いられ得る９０°移相回路の
一例を示す回路図である。
一例を示す回路図である。
【図３】図１の実施例に用いられ得る位相比較器すなわ
ち乗算器の一例を示す回路図である。
ち乗算器の一例を示す回路図である。
【図４】図３の乗算器の動作を示す波形図である。
【図５】図１の実施例に用いられるジャイレータの一例
を示す回路図である。
を示す回路図である。
【図６】図１の実施例を示す等価回路図である。
【図７】従来技術を示すブロック図である。
１０ …Ｙ／Ｃ分
離回路１４ …加
算器１６ …減算
器１８，２２，３４，３８…ＩＣ端子
離回路１４ …加
算器１６ …減算
器１８，２２，３４，３８…ＩＣ端子
Claims (1)
- 【請求項１】コンポジット映像信号を受ける入力端子、
および１ラインの遅延時間を有しかつ前記入力端子から
の入力信号を受けるガラス遅延線を含み、前記入力信号
および前記ガラス遅延線からの出力信号に基づいて輝度
信号と色信号とを分離するＹ／Ｃ分離回路において、前
記ガラス遅延線の入力側および出力側の少なくとも一方
を終端する半導体可変インダクタンス回路、および前記
入力信号および前記出力信号に基づいて、前記半導体可
変インダクタンス回路のインダクタンス値を制御する制
御手段を備えることを特徴とする、Ｙ／Ｃ分離回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3098891A JP2627367B2 (ja) | 1991-04-30 | 1991-04-30 | Ｙ／ｃ分離回路 |
| US07/875,793 US5267027A (en) | 1991-04-30 | 1992-04-28 | Comb filter-type Y/C separator circuit |
| CA002067615A CA2067615C (en) | 1991-04-30 | 1992-04-29 | Y/c separation circuit |
| DE69222220T DE69222220T2 (de) | 1991-04-30 | 1992-04-30 | Y/C-Trennschaltung |
| EP92107465A EP0511682B1 (en) | 1991-04-30 | 1992-04-30 | Y/C separation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3098891A JP2627367B2 (ja) | 1991-04-30 | 1991-04-30 | Ｙ／ｃ分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04329093A true JPH04329093A (ja) | 1992-11-17 |
| JP2627367B2 JP2627367B2 (ja) | 1997-07-02 |
Family
ID=14231761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3098891A Expired - Fee Related JP2627367B2 (ja) | 1991-04-30 | 1991-04-30 | Ｙ／ｃ分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2627367B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61501365A (ja) * | 1984-03-10 | 1986-07-03 | ロ−ベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 超音波遅延線路の走行時間を可変延長する回路 |
-
1991
- 1991-04-30 JP JP3098891A patent/JP2627367B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61501365A (ja) * | 1984-03-10 | 1986-07-03 | ロ−ベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 超音波遅延線路の走行時間を可変延長する回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2627367B2 (ja) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4796605B2 (ja) | 距離区間測定回路 | |
| JP2005504286A5 (ja) | ||
| US5111083A (en) | Detection circuit for detecting a predetermined signal from a composite signal | |
| JPH04329093A (ja) | Ｙ／ｃ分離回路 | |
| JP3563204B2 (ja) | フィルタ | |
| US5111154A (en) | Analog filter | |
| EP0613312B1 (en) | PAL signal demodulating apparatus | |
| JP2657131B2 (ja) | Ｙ／ｃ分離回路 | |
| JP3184376B2 (ja) | 周波数自動調整回路 | |
| JPH0575387A (ja) | 可変遅延回路 | |
| US6198345B1 (en) | Error reduction in quadrature polyphase filters with low open loop gain operational amplifiers | |
| JPH0766657A (ja) | 遅延等価回路 | |
| JP2501521Y2 (ja) | Ｆｍ復調回路 | |
| JP2935232B2 (ja) | Ｆｍディスクリミネータ用圧電共振子 | |
| JP3081418B2 (ja) | フィルタの自動調整回路 | |
| JP2002198798A (ja) | 出力回路 | |
| JPH07154203A (ja) | フィルタ調整回路およびそれを用いたｙ／ｃ分離回路 | |
| JPS5935525B2 (ja) | 可変遅延回路 | |
| JP2580122B2 (ja) | Ｆｍ復調回路 | |
| JPS6134745Y2 (ja) | ||
| JPS6230527B2 (ja) | ||
| JPH0766660A (ja) | 位相特性の温度補償回路 | |
| JPH0969753A (ja) | 信号処理回路 | |
| JPH05299971A (ja) | Ｉｃフィルタのばらつき補正システム | |
| JPS6310635B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970107 |
|
| LAPS | Cancellation because of no payment of annual fees |