JPH04324622A - 薄膜半導体装置 - Google Patents

薄膜半導体装置

Info

Publication number
JPH04324622A
JPH04324622A JP12230191A JP12230191A JPH04324622A JP H04324622 A JPH04324622 A JP H04324622A JP 12230191 A JP12230191 A JP 12230191A JP 12230191 A JP12230191 A JP 12230191A JP H04324622 A JPH04324622 A JP H04324622A
Authority
JP
Japan
Prior art keywords
silicon
thin film
film
substrate
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12230191A
Other languages
English (en)
Other versions
JP3142893B2 (ja
Inventor
Koichi Otaka
剛一 大高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Research Institute of General Electronics Co Ltd
Ricoh Co Ltd
Original Assignee
Ricoh Research Institute of General Electronics Co Ltd
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Research Institute of General Electronics Co Ltd, Ricoh Co Ltd filed Critical Ricoh Research Institute of General Electronics Co Ltd
Priority to JP03122301A priority Critical patent/JP3142893B2/ja
Publication of JPH04324622A publication Critical patent/JPH04324622A/ja
Application granted granted Critical
Publication of JP3142893B2 publication Critical patent/JP3142893B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は、絶縁性基板上に単結晶シリコン
膜をもつ薄膜半導体装置(TFT)に関する。このTF
Tは光センサ、CCD素子、液晶デイスプレー、サーマ
ルヘッド等の画像入力/出画デバイス等に用いられる。
【0002】
【従来技術】石英ガラスのごとき絶縁性基板上にシリコ
ンの単結晶膜を形成する方法として、帯域溶融再結晶化
法(Zone  Melting  Recrysta
llization)がある(M.W.Geis,et
al;Appl.Phys.Lett.vol.37.
1980  p454〜)。帯域溶融再結晶化法によっ
て絶縁性基板上に種結晶を用いないで単結晶シリコン薄
膜を形成されるメカニズムについてはおおよそ以下のよ
うに説明できる。図1に示すように、単結晶化すべきシ
リコン層を帯状に加熱溶融するときに、帯状に溶融して
いる領域以外のシリコン層はシリコンの融点近傍の温度
まで加熱しておいて、その溶融領域を移動させることに
よりシリコンを固化再結晶化させて単結晶シリコンを得
るものである。この時溶融シリコンの凝固の固液界面に
は図6に示すようにシリコンの凝固点1412℃を過ぎ
ても液体の状態を保っている過冷却状態の領域が存在し
、シリコンの再結晶化の固液界面はこの過冷却領域の中
でシリコンの結晶面の中で一番成長が遅い{111}面
のファセット(小さな結晶面)の集まりにより形成され
ているといわれている。単結晶シリコンの形成は帯状の
溶融領域の移動に伴ない、過冷却領域が移動し、この過
冷却領域の中でシリコンの{111}面で構成されるフ
ァセット面が連続的に成長することによってなされるも
のである。この帯状の溶融領域を形成する手法としては
基板上に近接して置かれた線状のヒーターで加熱する方
法、RF誘導加熱による方法、あるいはレーザー等の光
加熱による方法等がある。この手法における帯状の溶融
領域の移動速度は概ね数mm/sec程度であり、再結
晶化の固液界面においては熱平衡に近い状態が実現され
ていることがこの手法の特徴であるといえる。帯域溶融
再結晶化法で得られる再結晶化単結晶シリコン薄膜の結
晶配向面は従来{100}面であることが知られている
が、これは溶融再結晶化の過程における絶縁性基板とシ
リコンとの界面エネルギーの作用によるものであると言
われている。本発明者は、この点について更に検討を加
えて、溶融再結晶化において{111}面配向の再結晶
化膜を得ることに成功し、特願平1−314698号と
して出願した。このシリコンの帯域溶融再結晶化膜の配
向性制御について検討を行なう中で、{100}面配向
の再結晶化膜は帯状の溶融シリコンの進行方向に対して
〈100〉軸が平行になるように得られるのに対して、
{111}面配向の再結晶化膜は帯状の溶融シリコンの
進行方向に対して〈110〉軸が平行になる場合と〈2
11〉軸が平行になる場合があることが判かった。この
ため{111}面配向の再結晶化膜中には結晶方向が異
なることによる結晶粒界が存在してしまう。溶融再結晶
化法における単結晶の形成と配向性についてみると、単
結晶の形成は固液界面における{111}面のファセッ
ト形成による成長によってなされ、配向性の制御は絶縁
性基板とシリコンとの界面エネルギーの作用によること
は先に述べたとおりである。そこで、本発明者は、(1
00)面配向の溶融再結晶化膜の場合について検討を進
めたところ、絶縁性基板とシリコンとの界面エネルギー
の作用により基板表面が(100)面を保ちながら再結
晶化の固液界面が{111}面のファセットで形成され
る場合には、ファセットを形成する{111}面は、

化1】 の4通りの組み合せがあり、いずれの場合においても結
晶の成長方向は
【化2】 軸方向の1つの方向に限られる。これに対して、(11
1)面配向の溶融再結晶化面が成長する場合、再結晶化
の固液界面を形成する{111}面の組み合せは
【化3
】 の2通りであるが、■の場合には結晶の成長方向は、

化4】 軸方向であり、■の場合には結晶の成長方向は
【化5】 軸方向であることが判った。このように{111}面配
向の溶融再結晶化膜の成長の場合には{100}面配向
の溶融再結晶化膜の成長の場合と異なり、絶縁性基板と
シリコンとの界面エネルギーの作用により{111}面
配向を制御し、再結晶化の固液界面において{111}
面のファセット成長させても成長の方向が〈110〉軸
方向と〈211〉軸方向の2方向が可能なために、再結
晶化過程を通じて前記の異なる軸方向の成長が混存して
発生し、そのために再結晶化膜中に結晶粒界が存在して
しまう。このような再結晶化膜を基板として半導体素子
を形成すると、結晶粒界が存在する箇所では、素子の特
性が著しく劣化し、はなはだしく不都合である。
【0003】
【目的】本発明の目的は、{111}面配向の再結晶化
膜において前述の軸方向の混在を防ぐことにある。
【0004】
【構成】本発明は、絶縁性基板上に形成された島状ある
いは帯状の{111}面配向の単結晶シリコン薄膜より
なる薄膜半導体装置において、前記島状あるいは帯状の
領域は絶縁性基板に凹所をもって形成されており、凹所
の底面は絶縁性基板の表面と平行であり、凹所の側壁面
と底面のなすそれぞれの角度が70.5±2度および1
09.5±2度よりなる群から選らばれたものであり、
かつ前記凹所の側壁面の進行方向が前記凹所に形成され
た{111}面配向の単結晶シリコン薄膜における〈1
10〉軸方向とほぼ一致していることを特徴とする薄膜
半導体装置に関する。{111}面配向がなされる場合
には絶縁性基板とシリコンの界面エネルギーがシリコン
の{111}面が絶縁性基板に接する面に作用している
状態である。いま(111)面配向の溶融再結晶化膜の
成長方向が
【化6】 軸方向である場合、
【化7】 面と、
【化8】 面とが、
【化9】 軸方向に一致して成長している。すなわち
【化10】 軸方向へ成長する
【化11】 面と
【化12】 面が安定に成長すれば得られる(111)面配向の溶融
再結晶化膜の成長方向は
【化13】 軸方向で安定に得られる。本発明の薄膜半導体装置は、
以下のようにして製造する。すなわち再結晶化膜を形成
する絶縁性基板上に凹所として帯状に溝を形成し、この
溝の中で帯域溶融再結晶化膜を形成する。溝はその壁面
が(111)面配向で
【化14】 軸成長がなされる帯域溶融再結晶化過程を通じて
【化1
5】 面、あるいは
【化16】 面が接するような角度関係を保つように加工する。この
ような条件を満たした溝の中で{111}面配向がなさ
れるようにして帯状の溶融領域が溝の進行方向と一致す
るように帯域溶融再結晶化を行なうと、絶縁性基板とシ
リコンとの界面に作用する界面エネルギーが同時に再結
晶化の壁面に対しても{111}面が接するように作用
するので、成長方向は〈110〉軸方向のみに定められ
る。本発明の構成要素について図2を用いて述べる。支
持体基板1は絶縁性材料で構成される。単体材料として
は石英ガラス、セラミックス等の耐熱性を有する絶縁性
材料が用いられるが、金属、あるいは半導体の上に適当
な絶縁膜を形成した基板もまた本発明の支持体基板とし
て用いることが出来る。具体的にはシリコンウエハー上
に絶縁性材料としてSiO2、Si3N4等を形成した
ものが使用できる。また高融点の金属の上にSiO2、
Si3N4等の絶縁性材料を形成したものも支持体基板
として使用可能である。これらの材料はプラズマCVD
法、熱CVD法、光CVD法、LP−CVD法、MO−
CVD法、スパッタ法、真空蒸着法、イオンビームクラ
スタ成膜法等の各種成膜法を用いて基板上に膜として形
成される。図3、図4に示すように支持体基板上の溶融
再結晶化膜を形成するための個所には溝が形成される。 この溝の中でシリコンの帯域溶融再結晶化がなされる。 溝の壁面と基板とのなす角θは70.5度あるいは10
9.5度である。この角度θはシリコンの結晶中の{1
11}面どうしのなす角、例えば
【化17】 面と
【化18】 面とのなす角あるいは
【化19】 面と
【化20】 面とのなす角で定められるが、溝加工する場合にはその
値の範囲は比較的広く取ることが可能で、概ね±2度の
範囲を持って設定することが可能である。また壁面のな
す角度の組合せは図4に示すように70.5度と109
.5度の組合せで3種類が可能である。溝の深さは溝の
中に形成する溶融再結晶化シリコン膜の膜厚により定め
られる。通常0.1μm〜5.0μmの範囲であり、望
ましくは0.3μm〜1.0μmの範囲である。溝の幅
についても形成する溶融再結晶化シリコン膜の広がりに
より決定するが、後に述べるように溶融再結晶化時に帯
状の溶融シリコンの広がりが大きくなるとシリコンの丸
まり現象(ビードアップ現象)が発生しやすくなり都合
が悪い。そのため溝の幅は広くても500μm、望まし
くは50〜200μmの範囲で形成される。このような
溝構造はRIE、RIBEあるいはECRエッチングの
ようなイオンを用いた気相の異方エッチング、あるいは
レーザー光を用いた化学エッチング等により容易に形成
可能である。石英ガラス基板のような絶縁性材料を単体
で支持基板として用いる場合にその絶縁層の厚さはその
機械的強度を保つ要求から寸法が選ばれる。その値は通
常0.3mm〜5.0mmであり、望ましくは0.5m
m〜2.0mmである。また半導体基板上あるいは金属
材料上に絶縁性層を形成して絶縁性基板として用いる場
合には絶縁性層の厚さは上記の溝構造を形成するのに充
分な厚さであれば良い。支持体基板1上に形成された溝
構造の中で帯域溶融再結晶化法により単結晶化されるシ
リコン層2は多結晶シリコンあるいは非晶質シリコンで
構成される。このシリコン層はプラズマCVD法、熱C
VD法、光CVD法、LP−CVD法、MO−CVD法
、スパッタ法、真空蒸着法、イオンビームクラスタ成膜
法等の各種成膜法を用いて形成する。またこのシリコン
層2は通常のフォトリソグラフィーの手法とエッチング
の手法を用いて絶縁性基板上の溝を埋めるように形成さ
れる。具体的には図3のようなストライプ状であるのが
一般的である。シリコン層の膜厚は0.1μm〜5.0
μmの範囲で再結晶化に使用出来、望ましくは0.3μ
m〜1.0μmの範囲である。このシリコン層は再結晶
化により単結晶シリコン層3となるが、その後必要に応
じてストライプ状あるいは島状等に形成される場合もあ
る。表面保護膜4は帯域溶融再結晶化手法による単結晶
シリコン薄膜の形成において不可欠な物である。これは
帯域溶融再結晶化過程において溶融シリコンの蒸発ある
いは表面張力による丸まり現象(ビードアップ現象)を
防ぐ目的で形成される。この表面保護層は絶縁性材料に
より構成され、望ましい材料としてはSiO2、SiO
、Si3N4、SiNであり、これらを単独にあるいは
複数組み合わせてシリコン層に形成する。表面保護膜の
形成方法としてはプラズマCVD法、熱CVD法、光C
VD法、LP−CVD法、MO−CVD法、スパッタ法
、真空蒸着法、イオンビームクラスタ成膜法等の各種成
膜法等である。膜厚は概ね0.5μm〜5.0μmの範
囲で最適化されて形成されるが、望ましくは1.0μm
〜2.0μmである。この表面保護層は本発明による薄
膜半導体部材を原料として半導体素子を形成する工程に
おいて除去される場合もある。溶融再結晶化は従来から
の手法を採用することができる。基板上に近接して置か
れた線状のヒータからの輻射熱により帯状の溶融領域を
形成し、ヒータあるいは基板を移動することにより溶融
領域の冷却固化再結晶する方法、RF誘導加熱を利用す
る方法、ハロゲンランプヒータを反射鏡により線状に集
光加熱する方法、各種レーザー光を加熱源として用いる
方法等種々の方法を採用できる。これらの熱源を用いて
(111)面配向の条件を得ることが可能である。例え
ば帯状に形成した溶融シリコンの温度をある一定の範囲
に設定することで(111)配向の条件を得ることがで
きる。これらの条件は基板の層構成、持ちいる熱源の種
類等に依存しており、設計の範囲内で適時定められるも
のである。以下に本発明の具体的な実施例について述べ
る。
【0005】
【実施例】支持体基板1として厚さ1.0mmの透明石
英ガラスを用いた。この基板上に通常のフォトレジスト
手法を用いてレジストによるストライプ模様5を形成し
た。ストライプの幅は10μm、ストライプの間隔は1
00μmである。つぎにこの支持体基板をストライプ模
様を形成している表面からECR−プラズマエッチング
の手法により異方性エッチングをおこなった。エッチン
グガスはCHF3とO2の混合ガスを用いた。支持体基
板はエッチング室内でガス流に対して垂直から19.5
度傾いた角度で設置され、レジストで被覆されていない
基板表面に対して異方性エッチングが行なわれ、溝構造
6が形成される。エッチングは溝の深さが3500Åに
なるまで行なう。所定の溝深さに達した所でエッチング
を終了し、レジスト膜を剥離すると、支持体基板には幅
100μm、深さ3500Åの溝が間隔10μmで形成
される。この時の溝の両側の壁面が溝の底面と成す角度
は109.0〜110.0度の範囲であった。つぎにこ
の支持体基板の溝構造が形成してある側全面にSiH4
ガスの熱分解によるLPCVD法で多結晶シリコン薄膜
2を成膜した。成膜圧力は1Torr、成膜温度は65
0℃である。多結晶シリコンの膜厚は3500Åに成る
ように成膜を行なった。つぎに通常のフォトレジスト手
法を用いてレジストにより溝内部に形成された多結晶シ
リコンが被覆されるようなレジストのストライプ7模様
を形成した。この後多結晶シリコンを通常の化学エッチ
ングによりエッチングした。エッチング終了後、レジス
トを除去することにより支持体基板状の溝内部にのみ多
結晶シリコン薄膜が存在するような基板が形成される。 ついでこの多結晶シリコン薄膜が形成されている基板上
全面にSiH4ガスとN2Oガスの熱分解によるLPC
VD法で酸化シリコンで構成される表面保護膜4を厚さ
1.2μmの膜厚で形成した。成膜圧力は1.8Tor
r、成膜温度は750℃である。この条件で形成した酸
化シリコンは赤外線分光分析により組成がSiO2に近
い酸化シリコンであることを認めている。この様にして
作成した試料を図10に概略を示した加熱装置を用いて
帯域溶融再結晶化を行なった。この装置は多結晶シリコ
ン薄膜を帯状に溶融させる熱源としてカーボンで製造さ
れた線状のヒータを用いている。図中101は内部にヒ
ータが組み込まれた試料ステージでボールねじ110と
モータ109により図中Y方向に任意の速度で移動可能
となっている。102は溶融再結晶化を行なう試料で図
9で示された工程で形成されたものである。103は試
料102のシリコン層を溶融させるための熱量を与える
カーボン製の棒状のヒータで、試料102上に試料表面
と等距離を保って配置されている。このカーボン製の棒
状のヒータはその加熱により試料のシリコン層を帯状に
溶融したときに溶融シリコン部の温度が±0.5℃の範
囲に入るようにその形状を加工してある。104は非接
触の温度計で試料102上に形成された溶融シリコン部
の温度を検出できるように配置されている。温度計10
4より発せられる温度信号は温度検出回路105を介し
てヒータ温度制御回路106に伝達される。ヒータ温度
制御回路106は温度信号によりカーボン製棒状ヒータ
103のヒータ電源107を制御し基板102の溶融再
結晶化を通じて溶融シリコン部の温度を±0.5℃の範
囲で一定に保てるようになっている。試料102は形成
された多結晶シリコンのストライプがカーボン製棒状ヒ
ータと直交するように試料ステージ101上に置かれた
モータ109の駆動により帯域溶融再結晶化は試料10
2の一端から他端に向かって行なわれる。溶融再結晶化
の主要な条件は基板加熱温度900℃、試料の移動速度
0.1mm/s、溶融シリコン部の温度1435℃であ
る。 この条件は試料に溝構造がない場合においても{111
}面配向の再結晶化膜が得られる条件である。帯域溶融
再結晶化による再結晶膜の配向性及び結晶成長軸の評価
はエッチピット評価により行なった。エッチピット法の
評価の原理を図5に示すがKOH溶液はシリコンに対す
るエッチング速度が、シリコンの面により異なり、(1
11)面に対するエッチング速度が最も遅い。そのため
エッチングが進行すると、エッチング面はシリコンの(
111)面で構成されるようになるので、円形の孔50
2をもつエッチングマスク501を用いてKOH溶液で
エッチングを行なうと、シリコン結晶の配向面の反映し
た特徴的なエッチピット模様が得られる。すなわち下記
の表1中に示したように多結晶試料であればエッチピッ
ト模様は円形、(100)面配向の場合にはエッチピッ
ト模様は正方形、(111)面配向の場合にはエッチピ
ット模様は正六角形となるものである。
【表1】 {100}面配向の場合を図8、{111}面配向の場
合を図7に示した。{111}面配向で〔110〕軸方
向への成長の場合、六角形のエッチピット模様はその一
辺を基板に形成された溝構造の壁面の進行方向と平行に
する。本発明においては図7の左側のようなエッチピッ
トが再結晶化膜全面にあらわれる。本実施例の場合基板
上の再結晶化シリコン全域にわたり、六角形のエッチピ
ット模様が得られ、再結晶化膜は{111}面配向であ
った。また六角形のエッチピットの一辺と溝構造の壁面
との平行の度合は±2度の範囲にあり、{110}軸は
おおむね壁面の進行方向と一致していた。
【0006】
【効果】本発明は、絶縁性基板上に結晶粒界のない{1
11}面配向の単結晶シリコン薄膜を提供するので、バ
イポーラトランジスタ用基板、あるいはシリコン基板上
にZnS、GaAs等の異種材料を形成するヘテロエピ
タキシャル用基板として使用可能である。
【図面の簡単な説明】
【図1】(a)は、再結晶化の方向(矢印)におけるシ
リコン薄膜の好ましい温度分布を示し、シリコンの融点
1412℃を上まわる温度の個所が溶融再結晶化が行わ
れている個所である。(b)は、シリコン薄膜の層を有
する絶縁性基板よりなる薄膜半導体装置の概略図であり
、8はシリコンの溶融部分を示す。
【図2】本発明の薄膜半導体装置の1例を示す再結晶化
方向と直交する個所の断面図である。
【図3】本発明の薄膜半導体装置の1例を示す平面図で
ある。
【図4】本発明の薄膜半導体装置における特徴ある凹所
断面形状の(a)、(b)、(c)の3つの態様を示す
概略断面図である。
【図5】本発明の評価方法の原理を説明するための概略
図である。
【図6】シリコン層の再結晶化時の固液界面の状態を説
明するためのモデル図(平面図)である。
【図7】成長方向により向きが変わるが、{111}面
配向の再結晶化膜で得られるエッチピット模様を示す。
【図8】{100}面配向の再結晶化膜で得られるエッ
チピット模様を示す。
【図9】本発明実施例の製造工程を(a)〜(d)に断
面図として示す。
【図10】本発明実施例で使用した溶融再結晶化装置の
概略図である。
【符号の説明】
1  支持体基板 2  多結晶又はアモルファスシリコン層3  単結晶
シリコン層 4  表面保護層 5  ストライプ模様 6  溝構造 7  レジストのストライプ模様 8  シリコン層の溶融帯域 101  内部ヒータ 102  溶融再結晶化のための試料 103  棒状ヒータ 104  温度計 105  温度検出回路 106  ヒータ温度制御回路 107  ヒータ電源 108  ヒータ電源および温度制御回路109  モ
ータ 110  ボールねじ 501  エッチングマスク 502  円形の孔

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  絶縁性基板上に形成された島状あるい
    は帯状の{111}面配向の単結晶シリコン薄膜よりな
    る薄膜半導体装置において、前記島状あるいは帯状の領
    域は絶縁性基板に凹所をもって形成されており、凹所の
    底面は絶縁性基板の表面と平行であり、凹所の側壁面と
    底面のなすそれぞれの角度が70.5±2度および10
    9.5±2度よりなる群から選らばれたものであり、か
    つ前記凹所の側壁面の進行方向が前記凹所に形成された
    {111}面配向の単結晶シリコン薄膜における〈11
    0〉軸方向とほぼ一致していることを特徴とする薄膜半
    導体装置。
JP03122301A 1991-04-24 1991-04-24 薄膜半導体装置 Expired - Fee Related JP3142893B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03122301A JP3142893B2 (ja) 1991-04-24 1991-04-24 薄膜半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03122301A JP3142893B2 (ja) 1991-04-24 1991-04-24 薄膜半導体装置

Publications (2)

Publication Number Publication Date
JPH04324622A true JPH04324622A (ja) 1992-11-13
JP3142893B2 JP3142893B2 (ja) 2001-03-07

Family

ID=14832571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03122301A Expired - Fee Related JP3142893B2 (ja) 1991-04-24 1991-04-24 薄膜半導体装置

Country Status (1)

Country Link
JP (1) JP3142893B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234477A (ja) * 2002-02-08 2003-08-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2003234478A (ja) * 2002-02-08 2003-08-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234477A (ja) * 2002-02-08 2003-08-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2003234478A (ja) * 2002-02-08 2003-08-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US7709895B2 (en) 2002-02-08 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having insulating stripe patterns

Also Published As

Publication number Publication date
JP3142893B2 (ja) 2001-03-07

Similar Documents

Publication Publication Date Title
JP3213338B2 (ja) 薄膜半導体装置の製法
EP1054452A3 (en) TFT and method for its fabrication
US4888302A (en) Method of reduced stress recrystallization
JP3142893B2 (ja) 薄膜半導体装置
US4737233A (en) Method for making semiconductor crystal films
JPH04180219A (ja) 結晶の形成方法
JPH027415A (ja) Soi薄膜形成方法
JPS61241909A (ja) Soi結晶形成法
JPH0521339A (ja) 薄膜半導体装置とその製法
JPS56126914A (en) Manufacture of semiconductor device
Scharff et al. Growth of monocrystalline silicon islands on insulating substrates
JPS5522811A (en) Manufacturing of semiconductor apparatus
JPS61185917A (ja) 半導体装置の製造方法
JPS6237922A (ja) 半導体基板
Cline Silicon thin films formed on an insulator by recrystallization
JP2892321B2 (ja) 半導体装置及びその製造方法
JPS6091622A (ja) 半導体基板の製造方法
Celler et al. Thick films for dielectric isolation by lateral epitaxy from the melt
JPH06140324A (ja) 半導体薄膜の結晶化方法
JP3484547B2 (ja) 薄膜形成方法
JP3210410B2 (ja) 半導体装置およびその製造方法
JP2919513B2 (ja) 薄膜半導体とその製造方法
CN115151684A (zh) 在熔体表面上形成的结晶片材的主动边缘控制
JPH0354819A (ja) Soi基板の製造方法
JPS60211822A (ja) Soi結晶形成法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees