JPH04320973A - 映像信号測定用サンプリングクロック発生装置 - Google Patents
映像信号測定用サンプリングクロック発生装置Info
- Publication number
- JPH04320973A JPH04320973A JP9049791A JP9049791A JPH04320973A JP H04320973 A JPH04320973 A JP H04320973A JP 9049791 A JP9049791 A JP 9049791A JP 9049791 A JP9049791 A JP 9049791A JP H04320973 A JPH04320973 A JP H04320973A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- horizontal
- sampling clock
- nand gate
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 46
- 238000005259 measurement Methods 0.000 title description 18
- 230000003111 delayed effect Effects 0.000 claims abstract description 5
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 230000001360 synchronised effect Effects 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000001934 delay Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は映像信号測定用サンプリ
ングクロック発生装置に係わり、特に、映像信号測定用
クロックとして、映像信号から安定して水平サンプリン
グクロックを発生させるに好適な映像信号測定用サンプ
リングクロック発生装置に関する。
ングクロック発生装置に係わり、特に、映像信号測定用
クロックとして、映像信号から安定して水平サンプリン
グクロックを発生させるに好適な映像信号測定用サンプ
リングクロック発生装置に関する。
【０００２】
【従来の技術】一般に、映像信号を測定するに際しては
、測定ポイントを決定するための水平サンプリングクロ
ックと色信号を測定するための色信号測定用サンプリン
グクロックが必要とされている。このようなクロックを
用いて映像信号を測定するに際しては、従来、図４に示
されるような装置が用いられている。この装置は同期分
離回路５１、色分離回路５２、ＰＬＬ回路５３、バース
トゲート発生回路５９、ＰＬＬ回路６０を備えて構成さ
れており、入力端５０に映像信号が入力され、出力端５
８から水平サンプリングクロックが出力され、出力端６
５から色信号測定用サンプリングクロックが出力される
ように構成されている。
、測定ポイントを決定するための水平サンプリングクロ
ックと色信号を測定するための色信号測定用サンプリン
グクロックが必要とされている。このようなクロックを
用いて映像信号を測定するに際しては、従来、図４に示
されるような装置が用いられている。この装置は同期分
離回路５１、色分離回路５２、ＰＬＬ回路５３、バース
トゲート発生回路５９、ＰＬＬ回路６０を備えて構成さ
れており、入力端５０に映像信号が入力され、出力端５
８から水平サンプリングクロックが出力され、出力端６
５から色信号測定用サンプリングクロックが出力される
ように構成されている。
【０００３】同期分離回路５１は映像信号から同期分離
した水平同期パルスを生成し、この水平同期パルスをＰ
ＬＬ回路５３へ出力するようになっている。ＰＬＬ回路
５３は位相比較器５４、ローパスフィルタ５５、電圧制
御型発振器５６、１／Ｎ分周器５７を備えて構成されて
おり、水平同期パルスに応答して出力端５８から水平サ
ンプリングクロックを発生するようになっている。即ち
、ＰＬＬ回路５３は水平同期パルスの整数倍の周波数有
を有する水平サンプリングクロックを発生するように構
成されている。またバーストゲート発生回路５９は水平
サンプリングクロックに応答してバーストゲート信号を
生成し、このバーストゲート信号をＰＬＬ回路６０へ出
力するようになっている。色信号分離回路５２は映像信
号を入力して色信号を分離し、色信号をＰＬＬ回路６０
へ出力するようになっている。ＰＬＬ回路６０は位相比
較器６１，ローパスフィルタ６２，電圧制御型発振器６
３１／Ｍ分周器６４から構成されており、色信号分離回
路５２から色信号を入力し、バーストゲート発生回路５
９からバーストゲート信号が発生している期間のみ位相
比較器６１を動作させて、出力端６５から色信号測定用
サンプリングクロックを発生するように構成されている
。
した水平同期パルスを生成し、この水平同期パルスをＰ
ＬＬ回路５３へ出力するようになっている。ＰＬＬ回路
５３は位相比較器５４、ローパスフィルタ５５、電圧制
御型発振器５６、１／Ｎ分周器５７を備えて構成されて
おり、水平同期パルスに応答して出力端５８から水平サ
ンプリングクロックを発生するようになっている。即ち
、ＰＬＬ回路５３は水平同期パルスの整数倍の周波数有
を有する水平サンプリングクロックを発生するように構
成されている。またバーストゲート発生回路５９は水平
サンプリングクロックに応答してバーストゲート信号を
生成し、このバーストゲート信号をＰＬＬ回路６０へ出
力するようになっている。色信号分離回路５２は映像信
号を入力して色信号を分離し、色信号をＰＬＬ回路６０
へ出力するようになっている。ＰＬＬ回路６０は位相比
較器６１，ローパスフィルタ６２，電圧制御型発振器６
３１／Ｍ分周器６４から構成されており、色信号分離回
路５２から色信号を入力し、バーストゲート発生回路５
９からバーストゲート信号が発生している期間のみ位相
比較器６１を動作させて、出力端６５から色信号測定用
サンプリングクロックを発生するように構成されている
。
【０００４】
【発明が解決しようとする課題】しかし、上記従来技術
では、ＶＴＲに用いられる映像信号のように、水平同期
パルスの周波数が変動すると、ＰＬＬ回路５３から安定
した水平サンプリングクロックを発生させることができ
ない場合がある。水平サンプリングクロックが安定した
状態で発生しないと、映像信号のバースト期間にバース
トゲート信号を確実に発生することができず、色信号測
定用サンプリングクロックを発生するＰＬＬ回路６０を
安定に動作させることができなくなる。また水平同期パ
ルスの周波数が安定していても、水平サンプリングクロ
ックを発生するＰＬＬ回路５３がロックした後でなけれ
ば、サンプリングクロックを発生するＰＬＬ回路６０を
ロックすることができない。
では、ＶＴＲに用いられる映像信号のように、水平同期
パルスの周波数が変動すると、ＰＬＬ回路５３から安定
した水平サンプリングクロックを発生させることができ
ない場合がある。水平サンプリングクロックが安定した
状態で発生しないと、映像信号のバースト期間にバース
トゲート信号を確実に発生することができず、色信号測
定用サンプリングクロックを発生するＰＬＬ回路６０を
安定に動作させることができなくなる。また水平同期パ
ルスの周波数が安定していても、水平サンプリングクロ
ックを発生するＰＬＬ回路５３がロックした後でなけれ
ば、サンプリングクロックを発生するＰＬＬ回路６０を
ロックすることができない。
【０００５】本発明はこのような問題点を解決するもの
であり、映像信号から安定した水平サンプリングクロッ
クを瞬時に発生することができる映像信号測定用サンプ
リングクロック発生装置を提供することを目的とするも
のである。
であり、映像信号から安定した水平サンプリングクロッ
クを瞬時に発生することができる映像信号測定用サンプ
リングクロック発生装置を提供することを目的とするも
のである。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、映像信号から分離した水平同期パルスとこ
のパルスを基に得られたフィードバックパルスとの理論
積を否定したパルスを水平サンプリングクロックとして
出力するＮＡＮＤゲートと、ＮＡＮＤゲートの出力パル
スを一定時間遅延し、遅延したパルスをフィードバック
パルスとしてＮＡＮＤゲートへ供給する遅延手段とを備
えている映像信号測定用サンプリングクロック発生装置
を構成したものである。
するために、映像信号から分離した水平同期パルスとこ
のパルスを基に得られたフィードバックパルスとの理論
積を否定したパルスを水平サンプリングクロックとして
出力するＮＡＮＤゲートと、ＮＡＮＤゲートの出力パル
スを一定時間遅延し、遅延したパルスをフィードバック
パルスとしてＮＡＮＤゲートへ供給する遅延手段とを備
えている映像信号測定用サンプリングクロック発生装置
を構成したものである。
【０００７】
【作用】本発明は上記のような構成により、次のような
作用を有する。即ち、映像信号から同期分離して得られ
た水平パルスがＬＯレベルの期間は、ＮＡＮＤゲートの
出力はＨＩレベルとなる。次に水平同期パルスがＬＯレ
ベルからＨＩレベルに変化すると、ＮＡＮＤゲートの出
力はＬＯレベルとなり、ＮＡＮＤゲートのフィードバッ
クパルスの入力側が遅延手段による遅延時間を経過した
後ＬＯレベルとなりＮＡＮＤゲートの出力はＨＩレベル
になる。これに応答してＮＡＮＤゲートのフィードバッ
クパルス入力端は遅延手段による遅延時間を経過した後
ＨＩレベルとなり、ＮＡＮＤゲートの出力はＬＯレベル
に変化する。この後上記の動作を繰り返し、遅延手段の
遅延量で決定される周期でＮＡＮＤゲートの出力がＬＯ
、ＨＩ変化を継続し、水平同期パルスをトリガとし、一
定周波数の水平サンプリングクロックを得ることができ
る。
作用を有する。即ち、映像信号から同期分離して得られ
た水平パルスがＬＯレベルの期間は、ＮＡＮＤゲートの
出力はＨＩレベルとなる。次に水平同期パルスがＬＯレ
ベルからＨＩレベルに変化すると、ＮＡＮＤゲートの出
力はＬＯレベルとなり、ＮＡＮＤゲートのフィードバッ
クパルスの入力側が遅延手段による遅延時間を経過した
後ＬＯレベルとなりＮＡＮＤゲートの出力はＨＩレベル
になる。これに応答してＮＡＮＤゲートのフィードバッ
クパルス入力端は遅延手段による遅延時間を経過した後
ＨＩレベルとなり、ＮＡＮＤゲートの出力はＬＯレベル
に変化する。この後上記の動作を繰り返し、遅延手段の
遅延量で決定される周期でＮＡＮＤゲートの出力がＬＯ
、ＨＩ変化を継続し、水平同期パルスをトリガとし、一
定周波数の水平サンプリングクロックを得ることができ
る。
【０００８】
【実施例】図１は本発明の一実施例を示す構成図であり
、図２は本発明を映像信号測定装置に適用したときの実
施例を示す全体構成図である。
、図２は本発明を映像信号測定装置に適用したときの実
施例を示す全体構成図である。
【０００９】図１及び図２において、映像信号測定装置
は、同期分離回路２、色信号分離か理路３、水平サンプ
リングクロック発生回路４、バーストゲート発生回路５
、ＰＬＬ回路６を備えて構成されており、入力端１に映
像信号が入力され、出力端１１から水平サンプリングク
ロックが発生し、出力端１２から色信号測定用サンプリ
ングクロックが発生するようになっている。またＰＬＬ
回路６は位相比較器７，ローパスフィルタ８、電圧制御
型発振器９、１／Ｎ分周器１０から構成されており、水
平サンプリングクロック発生回路４はＮＡＮＤゲート１
４、可変コンデンサ１５、ディレイライン１６を備えて
構成されている。そして入力端１に入力された映像信号
から同期分離回路２で水平同期パルスが抽出され、この
水平同期パルスに応答して水平サンプリング発生回路４
から水平サンプリングクロックが発生する。また色信号
分離回路３に映像信号が入力すると、この映像信号から
色信号が分離され、この色信号とバーストゲート発生回
路５から入力されるバーストゲート信号に従ってＰＬＬ
回路６からはバースト信号の発生期間色信号測定用サン
プリングクロックを発生するようになっている。
は、同期分離回路２、色信号分離か理路３、水平サンプ
リングクロック発生回路４、バーストゲート発生回路５
、ＰＬＬ回路６を備えて構成されており、入力端１に映
像信号が入力され、出力端１１から水平サンプリングク
ロックが発生し、出力端１２から色信号測定用サンプリ
ングクロックが発生するようになっている。またＰＬＬ
回路６は位相比較器７，ローパスフィルタ８、電圧制御
型発振器９、１／Ｎ分周器１０から構成されており、水
平サンプリングクロック発生回路４はＮＡＮＤゲート１
４、可変コンデンサ１５、ディレイライン１６を備えて
構成されている。そして入力端１に入力された映像信号
から同期分離回路２で水平同期パルスが抽出され、この
水平同期パルスに応答して水平サンプリング発生回路４
から水平サンプリングクロックが発生する。また色信号
分離回路３に映像信号が入力すると、この映像信号から
色信号が分離され、この色信号とバーストゲート発生回
路５から入力されるバーストゲート信号に従ってＰＬＬ
回路６からはバースト信号の発生期間色信号測定用サン
プリングクロックを発生するようになっている。
【００１０】水平サンプリング発生回路４は、具体的に
は図１に示されるように、ＮＡＮＤ回路１４，可変コン
デンサ１５，ディレイライン１６を備えており、入力端
１４に水平同期パルスが入力され、このパルスのレベル
がＬＯレベルの期間ではＮＡＮＤゲート１４の出力がＨ
Ｉレベルに固定されるため、出力端１７のレベルはＨＩ
レベルに維持される。このときＮＡＮＤゲート１４のも
う一方うの入力端にはＨＩレベルのフィードバックパル
スが入力される。このためこの期間は水平サンプリング
クロック発生回路４が停止の状態にある。
は図１に示されるように、ＮＡＮＤ回路１４，可変コン
デンサ１５，ディレイライン１６を備えており、入力端
１４に水平同期パルスが入力され、このパルスのレベル
がＬＯレベルの期間ではＮＡＮＤゲート１４の出力がＨ
Ｉレベルに固定されるため、出力端１７のレベルはＨＩ
レベルに維持される。このときＮＡＮＤゲート１４のも
う一方うの入力端にはＨＩレベルのフィードバックパル
スが入力される。このためこの期間は水平サンプリング
クロック発生回路４が停止の状態にある。
【００１１】次に、水平同期パルスがＬＯレベルからＨ
Ｉレベルに変化すると、図３に示されるように、ＮＡＮ
Ｄゲート１４のもう一方の入力端１８がＨＩレベルにあ
るため、ＮＡＮＤゲート１４の出力は、ＮＡＮＤゲート
１４の入力端１３のレベルがＬＯレベルからＨＩレベル
の変化における出力の伝送遅延時間ｔＰＬＨを経た後Ｌ
Ｏレベルに変化する。ＮＡＮＤゲート１４の出力パルス
はディレイライン１６を介してもう一方の入力端１８に
フィードバックパルスとしてフィードバックされている
ため、可変コンデンサ１５を考慮しなければ、ＮＡＮＤ
ゲート１４のもう一方の入力端１８は、ディレイライン
１６の有する遅延時間Δｔだけ遅延した後ＬＯレベルに
変化する。これにより、水平同期パルスがＨＩレベルに
あるため、ＮＡＮＤゲート１４の出力は、ＮＡＮＤゲー
ト１４の入力端１３がＨＩレベルからＬＯレベルの変化
における出力の伝達遅延時間ｔｐｌｈを経た後ＨＩレベ
ルに変化する。その後、ＮＡＮＤゲート１４のもう一方
の入力端１８は、ディレイライン１６でΔｔ遅延した後
ＨＩレベルに変化するためＮＡＮＤゲート１４の出力は
伝達遅延時間ｔＰＨＬを経た後ＬＯレベルに変化する。
Ｉレベルに変化すると、図３に示されるように、ＮＡＮ
Ｄゲート１４のもう一方の入力端１８がＨＩレベルにあ
るため、ＮＡＮＤゲート１４の出力は、ＮＡＮＤゲート
１４の入力端１３のレベルがＬＯレベルからＨＩレベル
の変化における出力の伝送遅延時間ｔＰＬＨを経た後Ｌ
Ｏレベルに変化する。ＮＡＮＤゲート１４の出力パルス
はディレイライン１６を介してもう一方の入力端１８に
フィードバックパルスとしてフィードバックされている
ため、可変コンデンサ１５を考慮しなければ、ＮＡＮＤ
ゲート１４のもう一方の入力端１８は、ディレイライン
１６の有する遅延時間Δｔだけ遅延した後ＬＯレベルに
変化する。これにより、水平同期パルスがＨＩレベルに
あるため、ＮＡＮＤゲート１４の出力は、ＮＡＮＤゲー
ト１４の入力端１３がＨＩレベルからＬＯレベルの変化
における出力の伝達遅延時間ｔｐｌｈを経た後ＨＩレベ
ルに変化する。その後、ＮＡＮＤゲート１４のもう一方
の入力端１８は、ディレイライン１６でΔｔ遅延した後
ＨＩレベルに変化するためＮＡＮＤゲート１４の出力は
伝達遅延時間ｔＰＨＬを経た後ＬＯレベルに変化する。
【００１２】これ以降は、前述した動作を繰り返すこと
により、ディレイライン１６の遅延時間ΔｔとＮＡＮＤ
ゲート１４の伝達遅延時間ｔＰＨＬ，ｔＰＬＨで決定さ
れる周期で、ＮＡＮＤゲート１４の出力はＬＯ，ＨＩレ
ベルの変化を継続し、出力端１７からは一定周波数の水
平クロックパルスが発生することになる。そして周期Ｔ
＝２Δｔ＋ｔＰＬＨ＋ｔＰＨＬで表される。
により、ディレイライン１６の遅延時間ΔｔとＮＡＮＤ
ゲート１４の伝達遅延時間ｔＰＨＬ，ｔＰＬＨで決定さ
れる周期で、ＮＡＮＤゲート１４の出力はＬＯ，ＨＩレ
ベルの変化を継続し、出力端１７からは一定周波数の水
平クロックパルスが発生することになる。そして周期Ｔ
＝２Δｔ＋ｔＰＬＨ＋ｔＰＨＬで表される。
【００１３】また可変コンデンサ１５の容量を調整する
ことにより、充放電の時間ｔｃが周期Ｔに加わり、所望
の周期に調整することができる。
ことにより、充放電の時間ｔｃが周期Ｔに加わり、所望
の周期に調整することができる。
【００１４】このように、本実施例では、水平サンプリ
ングクロック発生回路４としてＰＬＬ方式でなく、水平
同期パルスをトリガとして一定周波数のパルスを発生す
る回路を用いため、水平同期パルスの周波数が変動する
ような映像信号が入力しても、安定した水平サンプリン
グクロックパルスを瞬時に発生することができる。従っ
て、水平サンプリングクロックによりバーストゲートを
的確に発生することができ、映像信号から確実にバース
ト信号を抽出することができ、安定した色信号測定用ク
ロックを得ることができる。さらに色信号測定用クロッ
クを発生する回路のみがＰＬＬ方式であるため、安定し
た水平サンプリングクロックと色信号測定用クロックを
極めて短時間で得ることができる。
ングクロック発生回路４としてＰＬＬ方式でなく、水平
同期パルスをトリガとして一定周波数のパルスを発生す
る回路を用いため、水平同期パルスの周波数が変動する
ような映像信号が入力しても、安定した水平サンプリン
グクロックパルスを瞬時に発生することができる。従っ
て、水平サンプリングクロックによりバーストゲートを
的確に発生することができ、映像信号から確実にバース
ト信号を抽出することができ、安定した色信号測定用ク
ロックを得ることができる。さらに色信号測定用クロッ
クを発生する回路のみがＰＬＬ方式であるため、安定し
た水平サンプリングクロックと色信号測定用クロックを
極めて短時間で得ることができる。
【００１５】また水平サンプリングクロック周波数は、
ディレイライン１６の遅延時間ΔｔとＮＡＮＤゲート１
４の伝達遅延時間ｔＰＨＬ、ｔＰＬＨで決定されるため
、水平同期パルスの周波数の整数倍の周波数に限定され
ることなく、任意の周波数の水平サンプリングクロック
を生成することができる。
ディレイライン１６の遅延時間ΔｔとＮＡＮＤゲート１
４の伝達遅延時間ｔＰＨＬ、ｔＰＬＨで決定されるため
、水平同期パルスの周波数の整数倍の周波数に限定され
ることなく、任意の周波数の水平サンプリングクロック
を生成することができる。
【００１６】
【発明の効果】本発明は、上記実施例より明らかなよう
に、映像信号に含まれる水平同期パルスをトリガーとし
て一定周波数の水平サンプリングクロックを生成するよ
うにしているため、水平同期パルスの周波数が変動する
ような映像信号に対しても安定した水平サンプリングク
ロックを発生させることができる。従って水平サンプリ
ングクロックにより的確にバーストゲートを生成し、映
像信号から確実にバースト信号を抽出することができ、
安定した色信号測定用クロックを容易に得ることが可能
となる。
に、映像信号に含まれる水平同期パルスをトリガーとし
て一定周波数の水平サンプリングクロックを生成するよ
うにしているため、水平同期パルスの周波数が変動する
ような映像信号に対しても安定した水平サンプリングク
ロックを発生させることができる。従って水平サンプリ
ングクロックにより的確にバーストゲートを生成し、映
像信号から確実にバースト信号を抽出することができ、
安定した色信号測定用クロックを容易に得ることが可能
となる。
【図１】本発明の一実施例を示す映像信号測定用サンプ
リングクロック発生装置の構成を示す回路図
リングクロック発生装置の構成を示す回路図
【図２】本
発明に係わる装置が適用された映像信号測定装置の全体
構成を示す概略ブロック図
発明に係わる装置が適用された映像信号測定装置の全体
構成を示す概略ブロック図
【図３】本発明に係わる装置の作用を説明するためのタ
イムチャート
イムチャート
【図４】従来例の全体構成を示す概略ブロック図
【符号
の説明】 ２ 同期分離回路 ３ 色信号分離回路 ４ 水平サンプリングクロック発生回路５ バース
トゲート発生回路 ６ ＰＬＬ回路 ７ 位相比較器 ８ ローパスフィルタ ９ 電圧制御型発振器 １０ １／Ｍ分周器 １４ ＮＡＮＤゲート １５ 可変コンデンサ １６ ディレイライン
の説明】 ２ 同期分離回路 ３ 色信号分離回路 ４ 水平サンプリングクロック発生回路５ バース
トゲート発生回路 ６ ＰＬＬ回路 ７ 位相比較器 ８ ローパスフィルタ ９ 電圧制御型発振器 １０ １／Ｍ分周器 １４ ＮＡＮＤゲート １５ 可変コンデンサ １６ ディレイライン
Claims (1)
- 【請求項１】 映像信号から分離した水平同期パルス
とこのパルスを基に得られたフィードバックパルスとの
理論積を否定したパルスを水平サンプリングクロックと
して出力するＮＡＮＤゲートと、ＮＡＮＤゲートの出力
パルスを一定時間遅延し、遅延したパルスをフィードバ
ックパルスとしてＮＡＮＤゲートへ供給する遅延手段と
を備えている映像信号測定用サンプリングクロック発生
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9049791A JPH04320973A (ja) | 1991-04-22 | 1991-04-22 | 映像信号測定用サンプリングクロック発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9049791A JPH04320973A (ja) | 1991-04-22 | 1991-04-22 | 映像信号測定用サンプリングクロック発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04320973A true JPH04320973A (ja) | 1992-11-11 |
Family
ID=14000142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9049791A Pending JPH04320973A (ja) | 1991-04-22 | 1991-04-22 | 映像信号測定用サンプリングクロック発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04320973A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02202273A (ja) * | 1989-01-31 | 1990-08-10 | Canon Inc | サンプリングパルス形成回路 |
-
1991
- 1991-04-22 JP JP9049791A patent/JPH04320973A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02202273A (ja) * | 1989-01-31 | 1990-08-10 | Canon Inc | サンプリングパルス形成回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395818B2 (ja) | Ｐｌｌ回路とそれを用いた信号処理装置 | |
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| WO1997004327A1 (fr) | Dispositif pour tester un semiconducteur couple avec une horloge externe | |
| JPH04320973A (ja) | 映像信号測定用サンプリングクロック発生装置 | |
| JPH06276089A (ja) | Ｐｌｌ回路 | |
| KR0177237B1 (ko) | 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JPH0884074A (ja) | Ｐｌｌ回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| KR970011589B1 (ko) | 동기신호 발생장치 | |
| JPH08336061A (ja) | Ｐｌｌ装置 | |
| KR940009585B1 (ko) | 시간축 오차 보정장치의 제어신호 발생회로 | |
| KR100346725B1 (ko) | 위상동기루우프회로 | |
| JPH05292054A (ja) | 多重装置 | |
| KR970005112Y1 (ko) | 위상동기장치 | |
| JP2517443B2 (ja) | テレビカメラの同期回路 | |
| JPH0126596B2 (ja) | ||
| JPH0382291A (ja) | 位相同期装置 | |
| JPH04242386A (ja) | イメージセンサ | |
| JPH05292073A (ja) | ラッチ装置 | |
| JPS6231270A (ja) | ビデオカメラの外部同期回路 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPS61295777A (ja) | 時間軸補正装置 | |
| JPH03256410A (ja) | 周波数シンセサイザ | |
| JPS61214667A (ja) | パルス発生装置 |