JPH04320137A - 多値周波数シフトキーイング変調回路 - Google Patents
多値周波数シフトキーイング変調回路Info
- Publication number
- JPH04320137A JPH04320137A JP3113713A JP11371391A JPH04320137A JP H04320137 A JPH04320137 A JP H04320137A JP 3113713 A JP3113713 A JP 3113713A JP 11371391 A JP11371391 A JP 11371391A JP H04320137 A JPH04320137 A JP H04320137A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- logic value
- signal
- multilevel
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 230000004044 response Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、Ｎ値を扱う周波数シフ
トキーイング変調回路（以下、ＦＳＫ変調回路という）
に関し、特に無線送信装置に用いられるＦＳＫ変調回路
に関する。
トキーイング変調回路（以下、ＦＳＫ変調回路という）
に関し、特に無線送信装置に用いられるＦＳＫ変調回路
に関する。
【０００２】
【従来の技術】従来のＦＳＫ変調回路は、図２に示すよ
うに位相比較器１３、ループフィルタ１４、電圧制御発
振器１５および分周器１２からなるフェーズロックルー
プ回路（ＰＬＬ回路）Ｌと、基準周波数発生回路１１と
、多値信号が入力される検知回路１７とから構成されて
いる。位相比較器１３は、２つの入力信号の位相差に対
応する電圧を発生する機能を持ち、基準周波数発生回路
１１から出力される基準周波数と分周器１２で分周され
た周波数とが一致するように位相制御を行なっている。 ループフィルタ１４は、低域通過フィルタとなっており
、位相比較器１３で生じる高周波成分を除去するととも
に、ＰＬＬ回路Ｌの応答性を決定している。また電圧制
御発振器１５では、入力される制御電圧によって発振周
波数が変化するようになっており、その周波数は分周器
１２の分周数によって決められる。
うに位相比較器１３、ループフィルタ１４、電圧制御発
振器１５および分周器１２からなるフェーズロックルー
プ回路（ＰＬＬ回路）Ｌと、基準周波数発生回路１１と
、多値信号が入力される検知回路１７とから構成されて
いる。位相比較器１３は、２つの入力信号の位相差に対
応する電圧を発生する機能を持ち、基準周波数発生回路
１１から出力される基準周波数と分周器１２で分周され
た周波数とが一致するように位相制御を行なっている。 ループフィルタ１４は、低域通過フィルタとなっており
、位相比較器１３で生じる高周波成分を除去するととも
に、ＰＬＬ回路Ｌの応答性を決定している。また電圧制
御発振器１５では、入力される制御電圧によって発振周
波数が変化するようになっており、その周波数は分周器
１２の分周数によって決められる。
【０００３】このような構成のＦＳＫ変調回路では、入
力端子１８に入力される多値信号の論理値を検知回路１
７で検出し、検出された論理値に対応する周波数信号が
電圧制御発振器１５から出力されるように分周器１２の
分周数が変化される。この動作により出力端子１６から
は、入力される論理値に対応したＦＳＫ変調信号が出力
される。
力端子１８に入力される多値信号の論理値を検知回路１
７で検出し、検出された論理値に対応する周波数信号が
電圧制御発振器１５から出力されるように分周器１２の
分周数が変化される。この動作により出力端子１６から
は、入力される論理値に対応したＦＳＫ変調信号が出力
される。
【０００４】
【発明が解決しようとする課題】この従来のＦＳＫ変調
回路では、系の応答特性により周波数が一定になるまで
の時間が存在するため、たとえば数十ｋｂｐｓ以上の高
速度で多値信号を入力して動作させることが難しい。本
発明は、このような従来の技術が持つ課題を解決するた
めに提案されたものであり、高速な多値信号のＦＳＫ変
調を可能とする多値ＦＳＫ変調回路を提供することを目
的とする。
回路では、系の応答特性により周波数が一定になるまで
の時間が存在するため、たとえば数十ｋｂｐｓ以上の高
速度で多値信号を入力して動作させることが難しい。本
発明は、このような従来の技術が持つ課題を解決するた
めに提案されたものであり、高速な多値信号のＦＳＫ変
調を可能とする多値ＦＳＫ変調回路を提供することを目
的とする。
【０００５】
【課題を解決するための手段】この目的を達成するため
に本発明による多値ＦＳＫ変調回路は、“０“から“Ｎ
−１“までの論理値に対応する周波数をそれぞれ出力す
るＮ個のフェーズロックループ回路と、これらフェーズ
ロックループ回路の出力信号を、切換え制御信号に基づ
いて選択的に切り換えて出力するＮ個の半導体スイッチ
と、入力される“０“から“Ｎ−１“までの論理値を検
出し、検出した論理値に対応する周波数信号が出力され
るように、上記半導体スイッチに切換え制御信号を出力
する論理値検出回路とを有する構成としてある。
に本発明による多値ＦＳＫ変調回路は、“０“から“Ｎ
−１“までの論理値に対応する周波数をそれぞれ出力す
るＮ個のフェーズロックループ回路と、これらフェーズ
ロックループ回路の出力信号を、切換え制御信号に基づ
いて選択的に切り換えて出力するＮ個の半導体スイッチ
と、入力される“０“から“Ｎ−１“までの論理値を検
出し、検出した論理値に対応する周波数信号が出力され
るように、上記半導体スイッチに切換え制御信号を出力
する論理値検出回路とを有する構成としてある。
【０００６】
【作用】上述した構成によれば、論理値検出回路によっ
て半導体スイッチの開閉が制御され、論理値に対応する
フェーズロックループ回路が選択的に切り換えられるの
で、入力される多値信号に基づくＦＳＫ変調出力が取り
出せる。
て半導体スイッチの開閉が制御され、論理値に対応する
フェーズロックループ回路が選択的に切り換えられるの
で、入力される多値信号に基づくＦＳＫ変調出力が取り
出せる。
【０００７】
【実施例】以下、本発明による多値ＦＳＫ変調回路の具
体的な実施例を図面に基づき詳細に説明する。図１のブ
ロック図に、この多値ＦＳＫ変調回路の一実施例を示す
。この図で、たとえば３値の論理信号に対応したこの多
値ＦＳＫ変調回路には、“０“から“Ｎ−１“（この例
では“０“から“２“）までの論理値のいずれかに対応
する周波数を出力するＮ個（この例では３個）のフェー
ズロックループ回路（ＰＬＬ回路）Ｌ１，Ｌ２，Ｌ３が
備えられており、これらＰＬＬ回路Ｌ１，Ｌ２，Ｌ３は
入力される論理値に応じて半導体スイッチ９ａ，９ｂ，
９ｃにより切り換えられ、ＦＳＫ変調出力信号が出力端
子６より取り出される。
体的な実施例を図面に基づき詳細に説明する。図１のブ
ロック図に、この多値ＦＳＫ変調回路の一実施例を示す
。この図で、たとえば３値の論理信号に対応したこの多
値ＦＳＫ変調回路には、“０“から“Ｎ−１“（この例
では“０“から“２“）までの論理値のいずれかに対応
する周波数を出力するＮ個（この例では３個）のフェー
ズロックループ回路（ＰＬＬ回路）Ｌ１，Ｌ２，Ｌ３が
備えられており、これらＰＬＬ回路Ｌ１，Ｌ２，Ｌ３は
入力される論理値に応じて半導体スイッチ９ａ，９ｂ，
９ｃにより切り換えられ、ＦＳＫ変調出力信号が出力端
子６より取り出される。
【０００８】位相比較器３ａ，３ｂ，３ｃ、ループフィ
ルタ４ａ，４ｂ，４ｃ、電圧制御発振器５ａ，５ｂ，５
ｃおよび分周器２ａ，２ｂ，２ｃは、周波数発生手段と
なるＰＬＬ回路Ｌ１，Ｌ２，Ｌ３をそれぞれ構成し、各
位相比較器３ａ，３ｂ，３ｃには、高安定な水晶発振器
からなる基準周波数発生回路１より基準となる周波数信
号が供給される。これら位相比較器３ａ，３ｂ，３ｃで
は、供給される基準周波数と分周器２ａ，２ｂ，２ｃか
らの分周周波数とが一致するようにそれぞれ位相制御が
行なわれる。また電圧制御発振器５ａ，５ｂ，５ｃでは
、各発振器５ａ，５ｂ，５ｃに割り当てられた論理値に
対応する一定の周波数がそれぞれ発振され、これら発振
周波数が予め定められた分周数にそれぞれ設定されてい
る各分周器２ａ，２ｂ，２ｃによって分周される。
ルタ４ａ，４ｂ，４ｃ、電圧制御発振器５ａ，５ｂ，５
ｃおよび分周器２ａ，２ｂ，２ｃは、周波数発生手段と
なるＰＬＬ回路Ｌ１，Ｌ２，Ｌ３をそれぞれ構成し、各
位相比較器３ａ，３ｂ，３ｃには、高安定な水晶発振器
からなる基準周波数発生回路１より基準となる周波数信
号が供給される。これら位相比較器３ａ，３ｂ，３ｃで
は、供給される基準周波数と分周器２ａ，２ｂ，２ｃか
らの分周周波数とが一致するようにそれぞれ位相制御が
行なわれる。また電圧制御発振器５ａ，５ｂ，５ｃでは
、各発振器５ａ，５ｂ，５ｃに割り当てられた論理値に
対応する一定の周波数がそれぞれ発振され、これら発振
周波数が予め定められた分周数にそれぞれ設定されてい
る各分周器２ａ，２ｂ，２ｃによって分周される。
【０００９】各ＰＬＬ回路Ｌ１，Ｌ２，Ｌ３の出力端に
は、高速度な切換え動作が行なえるスイッチ回路となる
半導体スイッチ９ａ，９ｂ，９ｃが、直列にそれぞれ接
続され、これら半導体スイッチ９ａ，９ｂ，９ｃの出力
端が出力端子６に接続されている。
は、高速度な切換え動作が行なえるスイッチ回路となる
半導体スイッチ９ａ，９ｂ，９ｃが、直列にそれぞれ接
続され、これら半導体スイッチ９ａ，９ｂ，９ｃの出力
端が出力端子６に接続されている。
【００１０】入力端子８より多値信号（この例では“０
“から“２“までの３値）が供給される論理値検知回路
７では、多値信号の論理値が検出される。この検知回路
７の各出力端子は、半導体スイッチ９ａ，９ｂ，９ｃの
制御入力端子にそれぞれ接続され、これら制御入力端子
には入力される論理値に応じた切換え制御信号が入力さ
れ、これら半導体スイッチ９ａ，９ｂ，９ｃの開閉が制
御される。このように構成されるＦＳＫ変調回路では、
入力端子８に入力される論理値に応じて半導体スイッチ
９ａ，９ｂ，９ｃが切り換えられ、論理値に対応したＰ
ＬＬ回路Ｌ１，Ｌ２，Ｌ３からの周波数信号を出力でき
ることで、出力端子６には多値信号に基づくＦＳＫ変調
信号を取り出すことができる。
“から“２“までの３値）が供給される論理値検知回路
７では、多値信号の論理値が検出される。この検知回路
７の各出力端子は、半導体スイッチ９ａ，９ｂ，９ｃの
制御入力端子にそれぞれ接続され、これら制御入力端子
には入力される論理値に応じた切換え制御信号が入力さ
れ、これら半導体スイッチ９ａ，９ｂ，９ｃの開閉が制
御される。このように構成されるＦＳＫ変調回路では、
入力端子８に入力される論理値に応じて半導体スイッチ
９ａ，９ｂ，９ｃが切り換えられ、論理値に対応したＰ
ＬＬ回路Ｌ１，Ｌ２，Ｌ３からの周波数信号を出力でき
ることで、出力端子６には多値信号に基づくＦＳＫ変調
信号を取り出すことができる。
【００１１】つぎに、具体的な数値例に基づいて上述し
た多値ＦＳＫ変調回路の動作を説明する。この変調回路
の変調出力を２０ＭＨｚとし、３値の入力信号すなわち
“０“，“１“，“２“に対応する出力周波数をそれぞ
れ１９．３ＭＨｚ、２０ＭＨｚ、２０．７ＭＨｚとする
。 また基準周波数発生回路１の出力周波数を５０ｋＨｚと
する。これにより３つの電圧制御発振器５ａ，５ｂ，５
ｃの各発振周波数をそれぞれ１９．３ＭＨｚ、２０ＭＨ
ｚ、２０．７ＭＨｚとするには、それぞれの分周器２ａ
，２ｂ，２ｃの分周数は、 １９．３ＭＨｚ÷５０ｋＨｚ＝３８６（分周）２０ＭＨ
ｚ÷５０ｋＨｚ＝４００（分周）２０．７ＭＨｚ÷５０
ｋＨｚ＝４１４（分周）の計算より、３８６分周、４０
０分周、４１４分周に設定される。
た多値ＦＳＫ変調回路の動作を説明する。この変調回路
の変調出力を２０ＭＨｚとし、３値の入力信号すなわち
“０“，“１“，“２“に対応する出力周波数をそれぞ
れ１９．３ＭＨｚ、２０ＭＨｚ、２０．７ＭＨｚとする
。 また基準周波数発生回路１の出力周波数を５０ｋＨｚと
する。これにより３つの電圧制御発振器５ａ，５ｂ，５
ｃの各発振周波数をそれぞれ１９．３ＭＨｚ、２０ＭＨ
ｚ、２０．７ＭＨｚとするには、それぞれの分周器２ａ
，２ｂ，２ｃの分周数は、 １９．３ＭＨｚ÷５０ｋＨｚ＝３８６（分周）２０ＭＨ
ｚ÷５０ｋＨｚ＝４００（分周）２０．７ＭＨｚ÷５０
ｋＨｚ＝４１４（分周）の計算より、３８６分周、４０
０分周、４１４分周に設定される。
【００１２】いま、入力端子８に“０“の論理信号が入
力されたとすると、検知回路７で論理値“０“が検出さ
れ、この論理値“０“に対応する周波数１９．３ＭＨｚ
を出力するＰＬＬ回路Ｌ１を選択するために、このＰＬ
Ｌ回路Ｌ１につながる半導体スイッチ９ａが閉じられる
。これにより１９．３ＭＨｚの周波数信号が出力端子６
から得られる。論理信号“１“，“２“の入力について
も同様に回路が動作し、入力される論理値に対応した周
波数信号が出力される。
力されたとすると、検知回路７で論理値“０“が検出さ
れ、この論理値“０“に対応する周波数１９．３ＭＨｚ
を出力するＰＬＬ回路Ｌ１を選択するために、このＰＬ
Ｌ回路Ｌ１につながる半導体スイッチ９ａが閉じられる
。これにより１９．３ＭＨｚの周波数信号が出力端子６
から得られる。論理信号“１“，“２“の入力について
も同様に回路が動作し、入力される論理値に対応した周
波数信号が出力される。
【００１３】上述した実施例では、３値の入力信号に対
応した構成となっているが、Ｎ値の入力信号については
、Ｎ個のＰＬＬ回路とＮ個の半導体スイッチを備えるこ
とで本発明によるＦＳＫ変調回路を実現できる。なお、
本発明のＦＳＫ変調回路は、従来のものよりも回路構成
要素が増えているが、ＰＬＬ回路の集積回路化が進んで
おり、コスト上の損失は軽微である。
応した構成となっているが、Ｎ値の入力信号については
、Ｎ個のＰＬＬ回路とＮ個の半導体スイッチを備えるこ
とで本発明によるＦＳＫ変調回路を実現できる。なお、
本発明のＦＳＫ変調回路は、従来のものよりも回路構成
要素が増えているが、ＰＬＬ回路の集積回路化が進んで
おり、コスト上の損失は軽微である。
【００１４】
【発明の効果】以上説明したように本発明によれば、論
理値に対応した一定の周波数を出力するＰＬＬ回路を半
導体スイッチで切り換えるようにしているので、半導体
スイッチの切換え速度に対応した高速の多値信号を扱う
ことができる。近年情報量の増大に伴い、大容量の無線
通信技術が求められているが、本発明はこのような通信
技術に対して非常に有効である。
理値に対応した一定の周波数を出力するＰＬＬ回路を半
導体スイッチで切り換えるようにしているので、半導体
スイッチの切換え速度に対応した高速の多値信号を扱う
ことができる。近年情報量の増大に伴い、大容量の無線
通信技術が求められているが、本発明はこのような通信
技術に対して非常に有効である。
【図１】本発明による多値ＦＳＫ変調回路の一実施例を
示すブロック図である。
示すブロック図である。
【図２】従来の多値ＦＳＫ変調回路の例を示すブロック
図である。
図である。
１ 基準周波数発生回路
２ａ，２ｂ，２ｃ 分周器
３ａ，３ｂ，３ｃ 位相比較器
４ａ，４ｂ，４ｃ ループフィルタ
５ａ，５ｂ，５ｃ 電圧制御発振器
６ ＦＳＫ変調回路の出力端子
７ 論理値検出回路
８ 多値信号の入力端子
９ａ，９ｂ，９ｃ 半導体スイッチ
Ｌ１，Ｌ２，Ｌ３ ＰＬＬ回路
Claims (2)
- 【請求項１】 Ｎ値の論理値に対応する周波数をそれ
ぞれ出力するＮ個の周波数発生手段と、これら周波数発
生手段の出力信号を、切換え制御信号に基づいて選択的
に切り換えて出力するスイッチ回路と、入力されるＮ値
の論理値を検出し、検出した論理値に対応する周波数信
号が出力されるように、上記スイッチ回路に切換え制御
信号を出力する論理値検出回路とを有することを特徴と
する多値周波数シフトキーイング変調回路。 - 【請求項２】 “０“から“Ｎ−１“までの論理値に
対応する周波数をそれぞれ出力するＮ個のフェーズロッ
クループ回路と、これらフェーズロックループ回路の出
力信号を、切換え制御信号に基づいて選択的に切り換え
て出力するＮ個の半導体スイッチと、入力される“０“
から“Ｎ−１“までの論理値を検出し、検出した論理値
に対応する周波数信号が出力されるように、上記半導体
スイッチに切換え制御信号を出力する論理値検出回路と
を有することを特徴とする多値周波数シフトキーイング
変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3113713A JPH04320137A (ja) | 1991-04-19 | 1991-04-19 | 多値周波数シフトキーイング変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3113713A JPH04320137A (ja) | 1991-04-19 | 1991-04-19 | 多値周波数シフトキーイング変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04320137A true JPH04320137A (ja) | 1992-11-10 |
Family
ID=14619268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3113713A Pending JPH04320137A (ja) | 1991-04-19 | 1991-04-19 | 多値周波数シフトキーイング変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04320137A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434888A (en) * | 1992-08-13 | 1995-07-18 | Nec Corporation | FSK modulating apparatus |
-
1991
- 1991-04-19 JP JP3113713A patent/JPH04320137A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434888A (en) * | 1992-08-13 | 1995-07-18 | Nec Corporation | FSK modulating apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434888A (en) | FSK modulating apparatus | |
| JPH0614065A (ja) | 多値ｆｓｋ変調器 | |
| JPH04507333A (ja) | 位相検波器 | |
| US5789991A (en) | FSK modulating and demodulating apparatus wherein each binary data is represented by same number of cycles of modulated signal | |
| KR100430618B1 (ko) | 피엘엘 회로 | |
| JPH08317001A (ja) | ディジタル変復調回路 | |
| JPH04320137A (ja) | 多値周波数シフトキーイング変調回路 | |
| JPS6012827A (ja) | Ｐｌｌ | |
| SU1259507A1 (ru) | Частотный манипул тор | |
| CN1105420C (zh) | 同步数字微波设备的数字处理锁相环 | |
| JPH0379888B2 (ja) | ||
| JPH03258022A (ja) | 二重ループ形ｐｌｌ回路 | |
| KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
| SU1184082A1 (ru) | "mhoгoпoзициohhый чactothый mahипуляtop cигhaлob" | |
| JP2827389B2 (ja) | Ｐｌｌ用半導体集積回路 | |
| KR100254514B1 (ko) | 위상동기루프의 차지펌프 회로 | |
| JP2927801B2 (ja) | Ｐｌｌ回路 | |
| JPH0730410A (ja) | フェーズ・ロックド・ループ回路 | |
| JPH10270999A (ja) | 半導体装置 | |
| KR100216350B1 (ko) | 디지탈 데이타 전송 장치 | |
| JPH07154432A (ja) | Ｆｓｋ変調器 | |
| US20060146957A1 (en) | FSK signal generator | |
| JP2001044800A (ja) | 信号のフィルタリング装置および方法 | |
| JPH09224057A (ja) | Ｆｓｋ変調回路 | |
| JPH10285024A (ja) | 高速ロックアップ機能付ｐｌｌ回路 |