JPH04318940A - 半導体結晶の製造方法 - Google Patents

半導体結晶の製造方法

Info

Publication number
JPH04318940A
JPH04318940A JP8503191A JP8503191A JPH04318940A JP H04318940 A JPH04318940 A JP H04318940A JP 8503191 A JP8503191 A JP 8503191A JP 8503191 A JP8503191 A JP 8503191A JP H04318940 A JPH04318940 A JP H04318940A
Authority
JP
Japan
Prior art keywords
film
film formation
interruption
substrate
semiconductor crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8503191A
Other languages
English (en)
Other versions
JP3236634B2 (ja
Inventor
Kanji Ishihara
石  原 幹 士
Makoto Takahashi
橋 誠 高
Noboru Takagi
木 暢 高
Hiroshi Unno
海 野  洋
Kiyonori Kato
加 藤 清 則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP08503191A priority Critical patent/JP3236634B2/ja
Publication of JPH04318940A publication Critical patent/JPH04318940A/ja
Application granted granted Critical
Publication of JP3236634B2 publication Critical patent/JP3236634B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は太陽電池や光検知器など
の光・電子デバイスに用いられる半導体結晶で、基板材
料とは異なった材料を成膜する方法に関する。
【0002】
【従来の技術】一般に基板材料とは異なった半導体結晶
を基板上に成膜した場合、膜内に貫通欠陥が多く発生し
太陽電池や光検知器などの光・電子デバイスに用いるこ
とができなかった。欠陥密度の低い膜をうる方法として
は、膜厚が厚くなるほど膜表面の欠陥密度が小さくなる
ことを利用してデバイスの製造のために必要な膜厚の数
倍の膜厚を成膜する方法(「HWE法によるCdTe薄
膜の成長(4)」立岡ら、1989秋季  第50回応
用物理学会学術講演会  講演予稿集  第1分冊  
P.208  27p−PC−2)や、歪み超格子を成
膜中に膜内に作り込み、歪み超格子の成長前に成膜した
膜の欠陥を後に成膜した膜内に伝搬させないことにより
欠陥密度の小さい膜を得ようとする方法(CdTe/G
aAs中の(CdTa/ZnTe)歪み超格子の効果」
杉山ら、1990秋季  第51回応用物理学会学術講
演会  講演予稿集  第1分冊  P.210  2
6a−W−3)が知られている。
【0003】
【発明が解決しようとする課題】膜厚を厚く成膜する方
法では膜厚を5μm以上にする必要があり、スループッ
トが低いという問題があった。歪み超格子を用いる方法
では超格子構造の膜厚および組成の制御が困難であると
いう問題があった。
【0004】本発明は、前記問題点を解決した膜内に貫
通欠陥が発生しにくい半導体結晶の製造方法を提供する
ことを目的とする。
【0005】
【課題を解決するための手段】すなわち、本発明は、結
晶基板上に半導体結晶のエピタキシャル層を成長させる
に際し、半導体結晶膜の成膜成分の内少なくとも一成分
の供給を1回以上中断し、中断中の基板温度を成膜中の
それよりも高く保つことを特徴とする半導体結晶の製造
方法を提供するものである。ここで、成膜の中断中に基
板のおかれる雰囲気が水素の存在する雰囲気であるのが
好適である。また、結晶基板がサファイヤであり、半導
体結晶がテルル化カドミウムを主成分とするものである
のが好ましい。
【0006】
【作用】以下に本発明をさらに詳細に説明する。
【0007】前述したように、基板材料とは異なった半
導体結晶を基板上に成膜しようとすると半導体結晶膜内
に貫通欠陥が多く発生する傾向がある。本発明はこのよ
うな貫通欠陥の発生を減少させることを目的とし、その
ために、本発明においては、結晶基板上に半導体結晶の
エピタキシャル層を成長させるに際し、半導体結晶膜の
成膜中に成膜成分の内少なくとも一成分の供給を1回以
上中断し、この中断中は基板温度を成膜中よりも高く保
つ。このとき、成膜の中断中に基板がおかれる雰囲気は
水素を含有する雰囲気であるのが好ましい。
【0008】上記の手段により下記の3項目の作用が得
られる。 (1)成膜原料の供給中断中に膜が膜表面からエッチン
グされ表面の平滑性が増すことにより、中断後の成膜に
おける欠陥の核発生が低減できる。 (2)成膜原料の供給中断中に膜を成膜中の基板温度よ
りも高い温度に置くことにより膜内の歪が緩和され貫通
欠陥が減少する。その膜上に再び成膜すれば新たに成膜
した膜内には欠陥は発生しにくい。 (3)貫通欠陥は膜を構成する原子の末結合手の集合体
と考えられているが、成膜中断中に膜表面の末結合手を
水素雰囲気中のH原子でターミネイトし欠陥を不動態化
することにより、中断後の成膜においては下層の貫通欠
陥が上層に伝播することはなくなる。 以上の作用により膜内の貫通欠陥を減らすことができる
。また、膜厚を5μm以上にする必要がなくなりスルー
プットが低いという問題が解決できる。さらに、成膜時
の制御も超格子構造のような膜厚および組成の制御が必
要でないので膜形成が容易に出来るようになった。
【0009】図1は本発明の成膜法による膜の断面TE
M像である。また図2は成膜の中断を行っていない従来
の成膜法による膜の断面TEM像である。成膜中断を行
わない場合、図2のように貫通欠陥が基板から膜表面ま
でのびてしまう。ただし膜が成長するに従い欠陥が互い
に結合相殺して減少していくのが分かる。一方、成膜中
断を行った場合、図1のように膜が成長するに従い欠陥
が互いに結合相殺して減少してゆくだけでなく、成膜中
断したことにより貫通欠陥が中断界面で止まり中断後に
成膜した膜中には貫通欠陥が発生しにくくなるという良
好な結果が得られた。
【0010】なお、本発明において適用可能な結晶基板
には特に制限はないが、サファイア、シリコン、ヒ化ガ
リウム、酸化マグネシウムなどを挙げることができる。
【0011】上記基板上にエピタキシャル成長させる半
導体としては、特に制限はないが、テルル化カドミウム
、テルル化水銀、セレン化亜鉛などのII−VI族の化
合物半導体を挙げることができる。
【0012】上記基板上への半導体結晶の成膜条件は、
一般に用いられている装置を用いて適当な条件に従って
行えばよい。
【0013】
【実施例】次に本発明を実施例に基づいて具体的に説明
する。
【0014】(実施例1)サファイヤ基板上にテルル化
カドミウムをエピタキシャル成長させた。その成膜条件
を以下に示す。本発明例では成長中断のため成膜原料の
1成分であるジエチルテルルの供給を1回中断した。な
お、比較例として、成膜途中で中断を行わない例も併せ
て示すが、下記の成膜条件中、中断を行わなかったもの
である。
【0015】(1)成膜条件 基板:サファイア(1111)面 原料ガス:ジメチルカドミウム、ジエチルテルルキャリ
アガス:水素 (2)中断前成膜条件 基板温度:370〜400℃ 原料ガス流量:ジメチルカドミウム、40cc/min
。ジエチルテルル、 110cc/min キャリアガス流量:5〜10  l/min膜厚:1μ
m (3)中断時 基板温度:450〜600℃ 原料ガス流量:ジメチルカドミウム、0〜40cc/m
in キャリアガス流量:1〜5  l/min時間:10〜
30min (4)中断後成膜条件 基板温度:370〜400℃ 原料ガス流量:ジメチルカドミウム、40cc/min
。ジエチルテルル、 110cc/min キャリアガス流量:5〜10  l/min膜厚:1μ
【0016】図1は本発明例の成膜法により成膜したテ
ルル化カドミウム膜の断面を示す。また、図2は成膜中
断を行わない従来の成膜方法による膜の断面を示す。本
発明例では成膜中断により貫通欠陥の2/3が成長中断
界面で止まり、欠陥密度の低い膜が得られた。
【0017】なお上記発明例では成膜中断の回数が1回
の場合について説明したが、本発明はこれに限るもので
はなく、2回以上でもよいのは言うまでもない。
【0018】
【発明の効果】本発明は結晶基板上に半導体結晶のエピ
タキシャル層を成長させる製造方法において、成膜中に
成膜原料の少なくとも1成分の供給を1回以上中断し、
その間基板温度を成膜中に成膜原料のそれよりも高く保
ち、さらに成膜の中断中にH原子の存在する水素雰囲気
中に基板を置くようにしたことにより、貫通欠陥が少な
く、かつ膜厚が5μm以下の高スループットで、しかも
成膜時の制御も超格子構造のような膜厚および組成の制
御が必要でないので容易に膜形成ができるようになった
【図面の簡単な説明】
【図1】成膜の中断を行った本発明法による膜の断面図
である。
【図2】成膜の中断を行っていない従来の成膜法による
膜の断面図である。
【符号の説明】
1  基板 2  膜 3  貫通欠陥 4  成膜中断界面

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  結晶基板上に半導体結晶のエピタキシ
    ャル層を成長させるに際し、半導体結晶膜の成膜成分の
    内少なくとも一成分の供給を1回以上中断し、中断中の
    基板温度を成膜中のそれよりも高く保つことを特徴とす
    る半導体結晶の製造方法。
  2. 【請求項2】  成膜の中断中に基板のおかれる雰囲気
    が水素の存在する雰囲気である請求項1に記載の半導体
    結晶の製造方法。
  3. 【請求項3】  結晶基板がサファイヤであり、半導体
    結晶がテルル化カドミウムを主成分とするものである請
    求項1または2に記載の半導体結晶の製造方法。
JP08503191A 1991-04-17 1991-04-17 半導体結晶の製造方法 Expired - Fee Related JP3236634B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08503191A JP3236634B2 (ja) 1991-04-17 1991-04-17 半導体結晶の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08503191A JP3236634B2 (ja) 1991-04-17 1991-04-17 半導体結晶の製造方法

Publications (2)

Publication Number Publication Date
JPH04318940A true JPH04318940A (ja) 1992-11-10
JP3236634B2 JP3236634B2 (ja) 2001-12-10

Family

ID=13847337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08503191A Expired - Fee Related JP3236634B2 (ja) 1991-04-17 1991-04-17 半導体結晶の製造方法

Country Status (1)

Country Link
JP (1) JP3236634B2 (ja)

Also Published As

Publication number Publication date
JP3236634B2 (ja) 2001-12-10

Similar Documents

Publication Publication Date Title
CN100505165C (zh) 一种制备氮化镓单晶衬底的方法
JPH01225114A (ja) 半導体薄膜の製造方法
US20070134901A1 (en) Growth of GaAs expitaxial layers on Si substrate by using a novel GeSi buffer layer
CN111663181B (zh) 一种氧化镓膜的制备方法及其应用
Fukuda et al. High quality heteroepitaxial Ge growth on (100) Si by MBE
WO2001022482A9 (en) Method of producing relaxed silicon germanium layers
JPH0513342A (ja) 半導体ダイヤモンド
JP3369304B2 (ja) 化合物半導体結晶層の成長方法
JPH04318940A (ja) 半導体結晶の製造方法
CN105986321B (zh) 在Ge衬底上生长GaAs外延薄膜的方法
Liu et al. High-quality Ge film grown on Si substrate and its thermodynamic mechanism
CN115142126B (zh) 一种低背景浓度氮化镓外延结构的制备方法及其外延结构
JP5954677B2 (ja) III/VSiテンプレートの製造方法およびIII/V半導体ベースの半導体部品をモノリシック集積化する方法
Ishida et al. GaAs MESFET ring oscillator on Si substrate
CN1328762C (zh) 在铝酸镁衬底上高质量锌极性ZnO单晶薄膜的制备方法
CN114242814B (zh) N极性面AlGaN基紫外光电探测器外延结构及其制备方法
JPS5982744A (ja) Sos基板の製造法
KR960004904B1 (ko) 다공성 실리콘기판위에 갈륨비소를 성장하는 방법
JPH0737806A (ja) 半導体薄膜成長方法
JPS63194340A (ja) 化合物半導体結晶の製造方法
JPH04335519A (ja) 半導体結晶の製造方法
CN114300556A (zh) 外延结构、外延生长方法及光电器件
Kaminow et al. Sputtering of polycrystalline InP on CdS and other substrates
JP4052458B2 (ja) ZnO半導体びその製造方法
JPS6241796A (ja) 半導体結晶の成長方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010918

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees