JPH04316166A - Ｌｓｉにおけるタイミング情報算出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＬＳＩにおけるタイミン
グ情報算出装置、特に、ＬＳＩのマスクパターンに基づ
いて、所定の測定対象に関するタイミング情報を自動的
に求める装置に関する。

【０００２】

【従来の技術】ＬＳＩの設計において、このＬＳＩを構
成する同期式論理回路（たとえば、フリップフロップ）
のタイミング情報を考慮することは非常に重要である。 このタイミング情報とは、セットアップタイム、ホール
ドタイム、クロックの最小パルス幅といった同期式論理
回路の動作タイミングを左右する時間に関する情報であ
る。論理的には正常に動作するよう設計されたＬＳＩで
あっても、これを構成する各回路の動作に遅延時間が生
じるため、実際には期待した論理動作が得られないとい
う事態が生じる。このような事態を避けるため、設計者
は、予め同期式論理回路のタイミングを考慮した設計を
行う必要がある。

【０００３】

【発明が解決しようとする課題】しかしながら、上述の
ようなタイミングを考慮した設計を行うと、各回路の動
作タイミングを合わすために時間的余裕を十分にとった
設計を行う必要があり、回路規模や動作速度という点に
おいて非効率的な設計をせざるを得なくなる。このため
、最近では、自由に設計を行った後に、各セルごとに回
路シミュレーションを行ってタイミングが合っているか
を検証し、不都合が生じないかをチェックする方法が採
られている。

【０００４】ところが、このような回路シミュレーショ
ンやタイミング情報の算出は、設計者の手作業により行
っているため、多大な労力と時間を必要としていた。ま
た、このような手作業によって得られたタイミング情報
に関する情報は、データとして残すことができないため
、後の設計で有効に利用できる設計資産を構築すること
ができないという問題もある。

【０００５】そこで本発明は、設計されたＬＳＩについ
てのタイミング情報を自動的に求めることができ、これ
をデータの形で設計資産として残すことのできるＬＳＩ
におけるタイミング情報算出装置を提供することを目的
とする。

【０００６】

【課題を解決するための手段】本発明はＬＳＩにおける
タイミング情報算出装置において、ＬＳＩのマスクパタ
ーンから、回路内の接続関係を示す回路接続情報と、回
路の各構成要素のサイズに関連して定まる回路特性情報
と、を抽出する回路接続特性情報抽出装置と、回路の各
構成要素の電気的特性を決定する回路パラメータ情報を
入力し、この回路パラメータ情報と回路接続情報および
回路特性情報とに基づいて、回路シミュレーションに必
要な回路シミュレーション入力情報を作成する回路シミ
ュレーション入力情報作成装置と、回路シミュレーショ
ン入力情報に基づいて、回路シミュレーションを行い、
その結果を回路シミュレーション出力情報として出力す
る回路シミュレータ装置と、回路シミュレーション出力
情報に基づいて、ＬＳＩ内の測定対象に関するタイミン
グ情報を求めるタイミング情報演算装置と、を設けたも
のである。

【０００７】

【作　　用】本発明によるタイミング情報算出装置によ
れば、設計したＬＳＩのマスクパターンから、回路接続
情報と回路特性情報とが自動的に抽出される。回路シミ
ュレータは、これらの情報と、回路パラメータ情報とに
基づいて、回路シミュレーションを自動的に行う。タイ
ミング情報演算装置は、この回路シミュレータの出力に
基づいて、自動的にタイミング情報の演算を行う。こう
して、設計されたＬＳＩについてのタイミング情報を自
動的に求めることができ、また、これをデータの形で設
計資産として残すことができるようになる。

【０００８】

【実施例】以下、本発明を図示する実施例に基づいて説
明する。図１は本発明の一実施例に係るタイミング情報
算出装置の基本構成を示すブロック図である。この装置
は、設計されたＬＳＩのマスクパターンＰに基づいて、
このＬＳＩを構成する各同期式論理回路についてのタイ
ミング情報を自動的に算出する機能を有する。この装置
の主たる構成要素は、マスクパターンＰから、回路接続
情報Ａと回路特性情報Ｂとを抽出する回路接続特性情報
抽出装置１と、これら各情報Ａ，Ｂと、回路パラメータ
情報Ｃを入力し、回路シミュレーションに必要な回路シ
ミュレーション入力情報Ｄを作成する回路シミュレーシ
ョン入力情報作成装置２と、この回路シミュレーション
入力情報Ｄに基づいて、回路シミュレーションを行い、
その結果を回路シミュレーション出力情報Ｅとして出力
する回路シミュレータ装置３と、この回路シミュレーシ
ョン出力情報Ｅに基づいてタイミング情報Ｆを演算して
出力するタイミング情報演算装置４と、である。これら
の各構成要素には、ディスプレイ装置５と入力装置６が
接続されている。また、タイミング情報演算装置４には
、タイミング情報Ｆを出力するために、プリンタ７、磁
気ディスク８、磁気テープ９が接続されている。以下、
これらの各構成要素を、その動作を説明しながら詳述す
る。

【０００９】この実施例の装置は、ＬＳＩを構成する同
期式論理回路ごとのタイミング情報を算出する機能を有
する。したがって設計者は、まず、タイミング情報を算
出する対象となる同期式論理回路についてのマスクパタ
ーンＰを用意し、これを回路接続特性情報抽出装置１に
与える。回路接続特性情報抽出装置１は、このマスクパ
ターンＰに基づいて、回路接続情報Ａと回路特性情報Ｂ
とを抽出する。ここで、回路接続情報Ａは回路内の接続
関係を示す情報であり、回路特性情報Ｂは回路の各構成
要素のサイズに関連して定まる情報である。マスクパタ
ーンＰは、図形データとして用意されているので、回路
接続特性情報抽出装置１は、この図形のパターンから回
路接続情報Ａと回路特性情報Ｂとを抽出する。たとえば
、図２（ａ）　に示すように、拡散層とポリシリコン層
とに対応する２つの図形パターンが与えられた場合に回
路接続情報Ａを抽出するには、まず、図形パターン同士
の論理演算によって素子を認識する作業を行う。すなわ
ち、両者の図形演算の論理積をとった領域をゲート、そ
の両側の拡散層領域をソースおよびドレインと認識する
ことにより、これをＭＯＳトランジスタと認識すること
ができる。これに位相演算を施すことにより、図２（ｂ
）　に示すような回路接続情報Ａが得られる。同様に、
図３（ａ）　に示すように、配線層Ａ，Ｂに対応する図
形パターンと、これに重なる配線層Ｃに対応する図形パ
ターンと、コンタクトに対応する図形パターンと、が与
えられた場合、図３（ｂ）　に示すような回路接続情報
Ａが得られる。一方、回路特性情報Ｂは、各構成要素の
サイズに関連して定まる情報であり、各素子のサイズや
、配線についての寄生容量などの情報となる。たとえば
、図４（ａ）　に示すような図形パターンが与えられた
場合、これらの図形のサイズが抽出されるとともに、端
点Ｘから端点Ｙまでの配線についての寄生容量ＣＸＹが
抽出される。すなわち、図４（ｂ）　に示すように、寄
生容量ＣＸＹは、配線層の面積Ｓに単位面積あたりの容
量Ｃ０を乗じて得られる。なお、以上のような回路接続
情報Ａおよび回路特性情報Ｂの抽出方法は公知であるた
め、具体的な手法についての詳細な説明は本明細書では
省略する。

【００１０】こうして、回路接続特性情報抽出装置１に
よって抽出された回路接続情報Ａおよび回路特性情報Ｂ
は、回路シミュレーション入力情報作成装置２に与えら
れる。このとき、オペレータは入力装置６から、回路パ
ラメータ情報Ｃの入力を行う。この回路パラメータ情報
Ｃは、回路の各構成要素の電気的特性を決定する情報で
あり、具体的には、酸化膜の厚み、拡散層における不純
物濃度値、などの数値である。本実施例の装置では、入
力装置６としてキーボードを用いており、オペレータは
、このキーボードから実際にこのＬＳＩを製造するとき
のプロセス値を、回路パラメータ情報Ｃとして入力する
。こうして、回路シミュレーション入力情報作成装置２
には、回路シミュレーションを行うために必要な、回路
接続情報Ａ、回路特性情報Ｂ、回路パラメータ情報Ｃ、
の各情報が与えられることになる。回路シミュレーショ
ン入力情報作成装置２は、これらの情報に基づいて、回
路シミュレータ装置３に与えるための回路シミュレーシ
ョン入力情報Ｄを作成する機能を有する。本実施例の装
置では、回路シミュレータ装置３としてＳＰＩＣＥ（米
国カルフォルニア大学で開発された電子回路シミュレー
タ）を用いているので、回路シミュレーション入力情報
作成装置２では、このＳＰＩＣＥのフォーマットで記述
された回路シミュレーション入力情報が作成される。

【００１１】図５に、この回路シミュレーションの概念
図を示す。一般に、測定対象となる回路についてのタイ
ミング情報は、その後段に接続される負荷回路によって
異なる。そこで、本実施例の装置では、回路シミュレー
ション入力情報作成装置２において、測定対象となる回
路１０の後段に負荷回路１１を接続した状態の回路シミ
ュレーション入力情報を作成するようにしている。回路
シミュレーションは、負荷回路１１が接続された状態の
回路１０に、所定の入力信号Ｉを与えることにより、ど
のような出力信号Ｏが得られるかをコンピュータによっ
て模擬的に求める作業に他ならない。測定対象となる回
路１０は、同期式論理回路であればどのような回路でも
かまわないが、ここでは、代表的なフリップフロップを
測定対象となる回路１０とした場合に、どのような回路
シミュレーションを行えばよいかを説明する。たとえば
、図６に示すように、Ｄ型フリップフロップが測定対象
となる回路１０として与えられ、後段には、容量素子１
２，１３、およびインバータ１４〜１７が負荷回路１１
として接続されている場合を考える。Ｄ型フリップフロ
ップでは、入力信号Ｃ（クロック入力：以下ｃｌｏｃｋ
　と記す）と入力信号Ｄ（データ入力：以下ｄａｔａと
記す）との２つの入力信号が与えられ、出力信号Ｑと出
力信号ＱＮ（Ｑの論理反転出力）との２つの出力信号が
出力される。このＤ型フリップフロップ１０に、たとえ
ば、図７に示すような入力信号の組Ｉを与えれば、同図
に示すような出力信号の組Ｏが出力されることになる。 ここで、ｃｌｏｃｋ　が立ち上がった時刻ｔ０において
、ｄａｔａを同期して立ち上げ、同じ時刻ｔ０において
出力ＱおよびＱＮが確定するという動作が実現できれば
、理想的な論理動作となるのであるが、実際の回路では
、回路内を電気信号が伝播時間するのに物理的に時間が
かかるため、すべてが時刻ｔ０に同期した動作は行うこ
とができない。実際には、ｃｌｏｃｋ　が立ち上がる時
刻ｔ０において、既にｄａｔａは確定していなければな
らないため、ｄａｔａを立ち上げる時刻は時刻ｔ０より
時間ｔａだけ先行させねばならない。また、出力信号Ｑ
およびＱＮが立ち上がる時刻には、それぞれ時間ｔｂお
よびｔｃだけ遅延時間が生じる。回路シミュレーション
入力情報Ｄは、回路接続情報Ａ，回路特性情報Ｂ，回路
パラメータ情報Ｃによって定まる回路１０および負荷回
路１１自身の情報と、ｃｌｏｃｋ　，ｄａｔａといった
入力信号の組Ｉと、によって構成される情報であり、回
路シミュレータ装置３は、この入力情報Ｄに基づいて回
路シミュレーションを実行し、出力信号Ｑ，ＱＮといっ
た出力信号の組Ｏを、回路シミュレーション出力情報Ｅ
として出力する。

【００１２】本装置の目的は、測定対象となる回路１０
についてのタイミング情報Ｆを得ることである。ここで
タイミング情報Ｆとは、セットアップタイム、ホールド
タイム、クロックの最小パルス幅といった同期式論理回
路の動作タイミングを左右する時間に関する情報である
。ここでは、図６に示すＤ型フリップフロップ１０に関
してのセットアップタイムを求める処理を例にとって以
下の説明を行う。セットアップタイムとは、クロック信
号に対してデータ信号を先行させねばならない時間差の
限界値に相当するものである。たとえば、図７に示す入
力信号の組Ｉでは、ｃｌｏｃｋ　の立ち上がり時点に対
して、ｄａｔａの立ち上がり時点を時間差ｔａだけ先行
させている。この時間差ｔａを徐々に短くしていったと
すると、ある限界を越えると、それ以後はこのＤ型フリ
ップフロップ１０は正常な動作をしなくなる。別言すれ
ば、出力信号の組Ｏが正しい論理値を示さなくなる。こ
れは、前述したように、時刻ｔ０でｃｌｏｃｋ　が立ち
上がった時点において、ｄａｔａは既に所定の電圧レベ
ルに安定している必要があるからである。この限界値が
セットアップタイムと呼ばれている時間であり、各同期
式論理回路ごとにこのセットアップタイムがどの程度か
を知ることは非常に重要である。そこで、本発明では、
図８に示すような入力信号の組をｎ組用意しておき、ｎ
とおりの回路シミュレーションを実行する。このｎとお
りの入力信号の組は、それぞれ時間差が少しずつ異なっ
ている。すなわち、組Ｉ１では、ｃｌｏｃｋ　とｄａｔ
ａとの立ち上がり時点の時間差はｔ１であるのに対し、
組Ｉ２における時間差はｔ２とやや減少し、以下、組Ｉ
３，Ｉ４，…と徐々に減少してゆき、最後の組Ｉｎでは
時間差は最小値ｔｎとなっている。したがって、回路シ
ミュレーション入力情報Ｄは、このｎとおりの入力信号
の組を含むものとなる。

【００１３】こうして作成された回路シミュレーション
入力情報Ｄは、回路シミュレータ装置３に与えられる。 前述のように、本実施例の装置では、回路シミュレータ
装置３としてＳＰＩＣＥを用い、回路シミュレーション
入力情報ＤはこのＳＰＩＣＥのフォーマットで記述され
たものとなっている。このため、回路シミュレータ装置
３はこの入力情報Ｄに基づいて直ちに回路シミュレーシ
ョンを行うことができる。この実施例では、図６に示す
回路に対して、図８に示すようなｎとおりの入力信号の
組を与えたｎとおりの回路シミュレーションが行われる
ことになる。なお、負荷回路１１としてｍとおりの回路
を用意しておき、接続する負荷回路を変えて合計でｍ×
ｎとおりの回路シミュレーションを行うようにしてもよ
い。この場合は、各負荷回路ごとに異なるｍとおりのセ
ットアップタイムが得られることになる。

【００１４】さて、図８に示すようなｎとおりの入力信
号の組Ｉ１〜Ｉｎを与えて回路シミュレーションを行う
と、回路シミュレータ３は、それぞれに対応した出力信
号の組Ｏ１〜Ｏｎを出力することになる。これが回路シ
ミュレーション出力情報Ｅである。タイミング情報演算
装置４は、この回路シミュレーション出力情報Ｅに基づ
いて、タイミング情報Ｆを求める処理を行う。上述の例
では、セットアップタイムがタイミング情報Ｆとして求
まることになる。このセットアップタイムは、回路シミ
ュレーション出力情報Ｅに基づいて容易に求まる。すな
わち、正しい出力信号の組が得られる限界を判断すれば
よい。たとえば、出力信号の組を調べた結果、第１の組
Ｏ１〜第ｉ番目の組Ｏｉまでは正しい論理値を示してい
るが、その後の第（ｉ＋１）番目の組Ｏ（ｉ＋１）〜第
ｎ番目の組Ｏｎまでは、出力信号ＱまたはＱＮの少なく
とも一方が誤った論理値を示していたという結果が得ら
れた場合、第ｉ番目の入力信号の組Ｉｉにおけるｃｌｏ
ｃｋ　とｄａｔａとの時間差ｔｉがセットアップタイム
ということになる。このように、タイミング情報演算装
置４の行う処理は、非常に単純な演算となる。こうして
求まったセットアップタイムは、タイミング情報Ｆとし
て、ディスプレイ装置５に表示されるとともに、プリン
タ７にも出力され、磁気ディスク８あるいは磁気テープ
９として保存することができる。こうして、以前に行っ
た設計情報をデータの形で設計資産として残すことがで
き、将来の設計に生かすことが可能になる。

【００１５】以上、セットアップタイムを求める処理を
説明したが、他のタイミング情報を求める処理について
も全く同様に行うことができる。たとえば、ホールドタ
イムは、フリップフロップからデータを読み出す動作の
ときのｃｌｏｃｋ　とｄａｔａとの時間差の限界である
。図９に示すように、ｃｌｏｃｋ　が立ち上がる時点ｔ
０においてフリップフロップのデータを読み出す場合、
ｄａｔａの論理値は時点ｔ０から更に時間ｔｄが経過す
るまで安定に保持しておかねば、正しい論理値の読出し
ができない。この時間ｔｄを徐々に短くしてゆくと、や
がて正しい論理値の読出しができないことになる。その
限界値がホールドタイムである。また、クロックの最小
幅もタイミング情報のひとつである。すなわち、図１０
に示すように、クロックｃｌｏｃｋの幅ｔｅを徐々に短
くしてゆくと、やがてフリップフロップが正しい動作を
しなくなることになる。その限界値がクロックの最小幅
である。上述したセットアップタイムを求める処理と同
様の処理により、ホールドタイムやクロックの最小幅と
いった他のタイミング情報を求めることができることが
理解できよう。

【００１６】以上、本発明を図示する一実施例に基づい
て説明したが、本発明はこの実施例のみに限定されるも
のではなく、この他にも種々の態様で実施可能である。 たとえば、第１図に示す４つのブロック１〜４は、単一
のコンピュータによって実現することも可能であるし、
複数のコンピュータにより別々の装置として実現するこ
とも可能である。また、上述の実施例では、回路シミュ
レータ装置３としてＳＰＩＣＥを用いた例を示したが、
この他どのような回路シミュレータ装置を用いてもかま
わない。要するに、本発明では、回路シミュレーション
入力情報作成装置２によって、回路シミュレータ装置３
のフォーマットに適した回路シミュレーション入力情報
Ｄを作成するようにすればよい。

【００１７】

【発明の効果】以上のように、本発明によるタイミング
情報算出装置によれば、設計したＬＳＩのマスクパター
ンから、回路接続情報と回路特性情報とを自動抽出し、
これらの情報と回路パラメータ情報とに基づいて、回路
シミュレータに回路シミュレーションを自動的に行わせ
、その結果から自動的にタイミング情報の演算を行うよ
うにしたため、設計されたＬＳＩについてのタイミング
情報を自動的に算出することができ、これをデータの形
で設計資産として残すことができるようになる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るタイミング情報算出装
置の基本構成を示すブロック図である。

【図２】図１に示す装置における回路接続情報Ａの抽出
作業を説明する図である。

【図３】図１に示す装置における回路接続情報Ａの抽出
作業を説明する別な図である。

【図４】図１に示す装置における回路特性情報Ｂの抽出
作業を説明する図である。

【図５】図１に示す装置における回路シミュレーション
の概念図である。

【図６】回路シミュレーションの対象となる具体的な回
路の一例を示す回路図である。

【図７】図６に示す回路についての入力信号と出力信号
の一例を示す波形図である。

【図８】図６に示す回路に与えるべきｎとおりの入力信
号の組を示す波形図である。

【図９】ホールドタイムを説明するための波形図である
。

【図１０】クロックの最小幅を説明するための波形図で
ある。

【符号の説明】

１…回路接続特性情報抽出装置 ２…回路シミュレーション入力情報作成装置３…回路シ
ミュレータ装置 ４…タイミング情報演算装置 ５…ディスプレイ装置 ６…入力装置 ７…プリンタ ８…磁気ディスク ９…磁気テープ １０…測定対象となる回路 １１…負荷回路 １２，１３…容量素子 １４〜１７…インバータ Ａ…回路接続情報 Ｂ…回路特性情報 Ｃ…回路シミュレーション入力情報 Ｄ…回路パラメータ情報 Ｅ…回路シミュレーション出力情報 Ｆ…タイミング情報

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　ＬＳＩのマスクパターンから、回路内
   の接続関係を示す回路接続情報と、回路の各構成要素の
   サイズに関連して定まる回路特性情報と、を抽出する回
   路接続特性情報抽出装置と、回路の各構成要素の電気的
   特性を決定する回路パラメータ情報を入力し、この回路
   パラメータ情報と前記回路接続情報および前記回路特性
   情報とに基づいて、回路シミュレーションに必要な回路
   シミュレーション入力情報を作成する回路シミュレーシ
   ョン入力情報作成装置と、前記回路シミュレーション入
   力情報に基づいて、回路シミュレーションを行い、その
   結果を回路シミュレーション出力情報として出力する回
   路シミュレータ装置と、前記回路シミュレーション出力
   情報に基づいて、前記ＬＳＩ内の測定対象に関するタイ
   ミング情報を求めるタイミング情報演算装置と、を備え
   ることを特徴とするＬＳＩにおけるタイミング情報算出
   装置