JPH04314288A - 信号選択回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばベータ・カム・
フォーマットの映像信号再生装置の時間軸補正装置等に
適用して好適な信号選択回路に関する。

【０００２】

【従来の技術】従来、時間軸補正装置を内臓する映像信
号再生装置（例えばベータ・カム・フォーマット）は一
般に周知である。この映像信号再生装置に用いられる時
間軸補正装置は、再生映像信号を再生同期信号に基いた
書き込みクロックでメモリに書き込み、基準信号発生回
路等で発生させた読みだしクロックにより読み出すこと
で、再生時のジッタ等の影響をなくすようにしたもので
、更に再生映像信号のドロップアウト処理やグレイ置き
換え等の機能が複合されているものも多い。ところで、
ベータ・カム・フォーマットの映像信号再生装置等、輝
度信号Ｙ及びクロマ信号Ｃ（但し、圧縮された色差信号
Ｒ−Ｙ及びＢ−Ｙに同期信号が付加され、変調された信
号）が互いに異なるアジマス角を持って交互に傾斜トラ
ックを形成する如く記録されている。従って、逆方向（
ＲＥＶ）再生（通常再生及び変速再生を含む）において
は、再生水平同期信号の周期が短くなり、上述した時間
軸補正装置で使用される書き込みクロックの周波数がこ
れに伴い高くなる。周知のように、ＩＣ（集積回路）で
は動作を行うことのできる最高動作周波数がある。従っ
て、あまり書き込みクロックの周波数が高くなると正常
な回路動作を行えなくなる。従って従来では、再生水平
同期信号の平均水平周期を検出し、これに基いて再生水
平同期信号にガードをかける回路よりのガードのかかっ
た再生水平同期信号の周期がある程度短くなった場合に
書き込みクロック及び読みだしクロックを夫々１／２に
して、集積回路等の動作の保証をするようにしていた。

【０００３】

【発明が解決しようとする課題】しかしながら、変速再
生時の速度に応じた再生水平同期信号の周期の伸縮の度
合が大きいようなフォーマットの映像信号再生装置にお
いては、高速での同期分離や平均水平周期の検出等が困
難となり、これによって書き込みクロックがいわゆる疑
似ロックし、クロックを１／２にすべきときに１／２に
できなかったり、１／２にすべきときでないときに１／
２にしてしまい、正常な再生を行うことができない不都
合があった。

【０００４】本発明はかかる点に鑑みてなされたもので
、精度の高い信号の選択を行い、回路動作を保証するこ
とのできる信号選択回路を提案しようとするものである
。

【０００５】

【課題を解決するための手段】本発明再生信号検出回路
は例えば図１〜図３に示す如く、第１の信号及び第２の
信号に関連した信号に基いてこの第及び第２の信号の周
波数差を判定する周波数判定手段１１を有し、この周波
数判定手段１１の判定に応じて、第１の信号またはこの
第１の信号の周波数を１／Ｎにした信号の選択、並びに
第２の信号またはこの第２の信号の周波数を１／Ｎにし
た信号の選択を行うようにしたものである。

【０００６】

【作用】上述せる本発明によれば、周波数判定手段１１
の判定に応じて、第１の信号またはこの第１の信号の周
波数を１／Ｎにした信号の選択、並びに第２の信号また
はこの第２の信号の周波数を１／Ｎにした信号の選択を
行うようにしたので、精度の高い信号の選択を行い、回
路動作を保証することができる。

【０００７】

【実施例】以下に、図１を参照して本発明信号選択回路
の一実施例について詳細に説明する。この図１において
は、本例信号選択回路を映像信号の時間軸補正装置に適
用した場合について示している。この図１において、１
は再生映像信号が供給される入力端子で、この入力端子
１を介して再生映像信号がローパスフィルタ２及び書き
込み側時間軸補正回路８に夫々供給される。図示は省略
するも、この書き込み側時間軸補正回路８は供給された
映像信号より同期信号を分離する同期分離回路やボルテ
ージ・コントロール・オシレータ（ＶＣＯ）を有するＰ
ＬＬ回路等で構成され、スイッチ１０の固定接点１０ａ
、１／２カウンタ９及び周波数判定回路１１に夫々書き
込みクロックを供給する。またこの時間軸補正回路８は
、メモリコントローラ１２に再生垂直同期信号及び書き
込み水平同期信号を供給すると共に、１／２カウンタ９
に書き込み水平同期信号を供給する。１／２カウンタ９
は書き込み側時間軸補正回路８よりの書き込みクロック
及び書き込み水平同期信号に基いて、書き込みクロック
を例えば１／２に分周（１／２書き込み信号と称するこ
ととする）し、この１／２書き込み信号をスイッチ１０
の固定接点１０ｂに供給する。１５は読みだし側時間軸
補正回路で、この時間軸補正回路１５は入力端子１６よ
りの基準映像信号に基いて、読みだしクロック、読みだ
し水平同期信号、基準垂直同期信号及び基準水平同期信
号の例えば２倍の周期の信号（基準２Ｈ信号としょうす
ることとする）を発生する。そしてこの読みだし側時間
軸補正回路１５は、読みだしクロックを１／２カウンタ
１４及びスイッチ１３の固定接点１３ａに夫々供給し、
読みだし水平同期信号をメモリコントローラ１２及び１
／２カウンタ１４に夫々供給し、基準垂直同期信号をメ
モリコントローラ１２及び周波数判定回路１１に夫々供
給し、基準２Ｈ信号を周波数判定回路１１に供給する。 １／２カウンタ１４は読みだし側時間軸補正回路１５よ
りの読みだしクロック及び読みだし水平同期信号に基い
て、読みだしクロックを例えば１／２に分周（１／２読
みだし信号と称することとする）し、この１／２読みだ
し信号をスイッチ１３の固定接点１３ｂに供給する。さ
て、メモリコントローラ１２は、書き込み側時間軸補正
回路８よりの再生垂直同期信号、書き込み水平同期信号
及び書き込みクロックまたは１／２書き込み信号に基い
て書き込み制御信号を得、この書き込み制御信号をメモ
リ４に供給する。一方で、このメモリコントローラ１２
は、読みだし側時間軸補正回路１５よりの基準垂直同期
信号、読みだし水平同期信号及び読みだしクロックまた
は１／２読みだし信号に基いて読みだし制御信号を得、
この読みだし制御信号をメモリ４に供給する。

【０００８】周波数検出回路１１は書き込み側時間軸補
正回路８よりの書き込みクロック、読みだし側時間軸補
正回路１５よりの基準垂直同期信号及び基準２Ｈ信号に
基いて読みだしクロックに対する書き込みクロックの周
波数の変化を検出して、その検出結果（書き込みクロッ
ク周波数、図２においてさらに詳しく説明する）に応じ
てスイッチ１０及び１３を夫々制御する。即ち、書き込
みクロックの周波数が高くなったときには１／２書き込
み信号及び１／２読みだし信号が夫々スイッチ１０及び
１３によって選択されるようにする。さて、入力端子１
よりの映像信号はＡ−Ｄコンバータ３にてディジタル映
像信号になされ、このディジタル映像信号がメモリコン
トローラ１２の制御によりスイッチ１０よりの書き込み
クロックまたは１／２書き込み信号によってメモリ４に
書き込まれ、このメモリ４に書き込まれたディジタル映
像信号はメモリコントローラ１２の制御により読みだし
クロックまたは１／２読みだし信号によってメモリ４よ
り読みだされる。そして読みだされたディジタル映像信
号はＤ−Ａコンバータ５でアナログ映像信号に変換され
、出力端子７を介して例えば図示を省略した映像信号再
生装置本体に供給され、更にこれに接続されたモニタ等
に供給されて、そのモニタの管面にカラー画像として映
出される。

【０００９】図２は図１にて説明した周波数判定回路１
１の具体例である。以下この図２を参照してこの周波数
判定回路について説明する。この図２において、１７は
書き込みクロックが供給される入力端子、１８は基準垂
直同期信号が供給される入力端子である。この入力端子
１７よりの書き込みクロックはカウンタに供給され、こ
の入力端子１８よりの基準垂直同期信号は読みだし側カ
ウンタ２３、書き込み側カウンタ２０及び周波数検出回
路２１に夫々供給される。カウンタ１９は入力端子１８
よりの基準垂直同期信号でリセットされ、カウントを行
い、再生同期信号の２倍の信号（再生側２Ｈ信号と称す
ることとする）を得、これを書き込み側カウンタ２０に
供給する。この書き込み側カウンタ２０は入力端子より
の基準垂直同期信号（図３Ａ参照）でリセットされ、カ
ウンタ１９よりの再生側２Ｈ信号（図３Ｂ参照）をクロ
ックとしてカウントを行う。図３Ｃに示すように、書き
込み側カウンタ２０によるデコード値は基準垂直同期信
号Ａによりリセットされた後、“０”から順に進んでい
く。本例においては例えばデコード値が“１５５”のと
きに図３Ｄに示すようなデコード信号をこの書き込み側
カウンタ２０が発生するようにしている。読みだし側カ
ウンタ２３は、基準垂直同期信号によりリセットされ、
入力端子２２よりの基準２Ｈ信号（図３Ｅ参照）をクロ
ックとしてカウントを行い、このカウントによるデコー
ド値は図３Ｆに示すように、基準垂直同期信号でリセッ
トされた後、“０”から順に進んでいく。そしてこの読
みだし側カウンタ２３は、例えば、デコード値が“０”
〜“１００”まではハイレベル“１”となり、他の区間
ではローレベル“０”となる検出信号（図３Ｇ参照）を
発生し、この検出信号信号を周波数検出回路２１に供給
する。

【００１０】この周波数検出回路２１は、基準垂直同期
信号、読みだし側カウンタ２３よりの検出信号及び書き
込み側カウンタ２０よりのデコード信号に基いて次に説
明する処理を行う。即ち、例えば、映像信号再生装置（
図示は省略する）の再生速度が変化して、書き込みクロ
ックの周波数が高くなっていくと、再生側２Ｈ信号周期
が短くなり、図３Ｄに示すデコード信号の位置は紙面に
おいて左方に移動していく。図３Ｇに示す検出信号は基
準クロック（基準２Ｈ信号）で形成したものなので、そ
の幅は変化しない。従って、書き込みクロックの周波数
がある程度以上に高くなると、デコード信号は検出信号
のローレベル“０”の位置からハイレベル“１”の位置
まで移動することとなる。これを検出することで、書き
込みクロックの設定周波数を求めることができる。例え
ばこの例においては、書き込み側のデコード値（１５５
）が読みだし側のデコード値（１００）以内に入るとい
うことなので、書き込みクロックの周期が読みだしクロ
ックの周期の約１００／１５５　　０．６４５まで縮ん
だことを意味する。例えば、本例においてベータ・カム
・フォーマットの映像信号再生装置で、通常の再生にお
ける書き込みクロックと読みだしクロックは夫々１３．
５ＭＨｚ（７４ｎｓｅｃ）に設定した場合に、書き込み
クロックの周期が読みだしクロックの周期に対して約０
．６４５にまで縮んだということは、書き込みクロック
の周波数が略２０．９ＭＨｚ（１／７４ｎｓｅｃ×０．
６４５）まで高くなったことを意味している。従って書
き込みクロックの周波数が２０．９ＭＨｚ以上になった
ときに、図１において説明した書き込み側時間軸補正回
路８の書き込みクロック及び読みだし側時間軸補正回路
１５の読みだしクロックの周波数を夫々１／２にするこ
とにより、書き込み側の書き込み側時間軸補正回路８、
Ａ−Ｄコンバータ３、メモリ４等の最高動作周波数を安
定に保証することが可能となる。本例におけるこれらの
最高動作周波数の規定は例えば２０ＭＨｚとなっている
。従ってこの最高動作周波数の規定値に応じて、上述の
デコード信号がハイレベル“１”になる位置を変えるこ
とによって種々の規定最高動作周波数を有する集積回路
等に対応することができる。

【００１１】尚、本発明は上述の実施例に限ることなく
本発明の要旨を逸脱することなく、その他種々の構成が
取り得ることは勿論である。

【００１２】

【発明の効果】上述せる本発明によれば、周波数判定手
段の判定に応じて、第１の信号またはこの第１の信号の
周波数を１／Ｎにした信号の選択、並びに第２の信号ま
たはこの第２の信号の周波数を１／Ｎにした信号の選択
を行うようにしたので、精度の高い信号の選択を行い、
回路動作を保証することができる利益がある。また、こ
れにより、例えば映像信号再生装置等に適用した場合は
、高速再生時においても良好な画像を映出することがで
きる。

【図面の簡単な説明】

【図１】本発明信号選択回路の一実施例を示すブロック
線図である。

【図２】本発明信号選択回路の一実施例の要部を示すブ
ロック線図である。

【図３】本発明信号選択回路の説明に供するタイミング
チャートである。

【符号の説明】

１１　　周波数判定回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　第１の信号及び第２の信号に関連した
   信号に基いて該第及び第２の信号の周波数差を判定する
   周波数判定手段を有し、該周波数判定手段の判定に応じ
   て、上記第１の信号または該第１の信号の周波数を１／
   Ｎにした信号の選択、並びに上記第２の信号または該第
   ２の信号の周波数を１／Ｎにした信号の選択を行うよう
   にしたことを特徴とする信号選択回路。