JPH04313261A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH04313261A JPH04313261A JP6984391A JP6984391A JPH04313261A JP H04313261 A JPH04313261 A JP H04313261A JP 6984391 A JP6984391 A JP 6984391A JP 6984391 A JP6984391 A JP 6984391A JP H04313261 A JPH04313261 A JP H04313261A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- lead terminal
- insulating plate
- semiconductor device
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000000605 extraction Methods 0.000 claims description 3
- 238000005476 soldering Methods 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、外部引き出し用リード
端子が取り付けられたヒートシンクを用いて構成された
半導体装置にかかり、詳しくは、このヒートシンクの位
置決め支持を行うための構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device constructed using a heat sink to which external lead terminals are attached, and more particularly to a structure for positioning and supporting the heat sink.
【０００２】0002
【従来の技術】従来から、ハイブリットＩＣなどの半導
体装置においては、図３の斜視図で示すような構造が採
用されており、この半導体装置は、アルミニウムや鉄、
銅などの板材からなる２次ヒートシンク１の表面上に、
平面視矩形状とされたセラミックス（ＳｉＯ２）からな
る絶縁板２と、所定厚みとされた平面視矩形状の銅板な
どからなる１次ヒートシンク３と、パワートランジスタ
などの半導体チップ４とを順次重ね合わせたうえ、これ
らのそれぞれを互いに半田付け接続することによって構
成されている。なお、ここで、絶縁板２が載置される２
次ヒートシンク１の所定位置には絶縁板２を位置決め支
持するための絶縁板用位置決め突起５がプレス加工など
によって形成される一方、絶縁板２の表裏両面それぞれ
にはメタライズ層といわれる電極（図示していない）が
モリブデンなどの焼き付けによって形成されている。2. Description of the Related Art Hitherto, semiconductor devices such as hybrid ICs have adopted a structure as shown in the perspective view of FIG.
On the surface of the secondary heat sink 1 made of a plate material such as copper,
An insulating plate 2 made of ceramics (SiO2) having a rectangular shape in plan view, a primary heat sink 3 made of a copper plate or the like having a predetermined thickness and a rectangular shape in plan view, and a semiconductor chip 4 such as a power transistor are stacked one after another. Furthermore, each of these components is connected to each other by soldering. Note that here, the insulating plate 2 is placed on the 2
Next, an insulating plate positioning protrusion 5 for positioning and supporting the insulating plate 2 is formed at a predetermined position of the heat sink 1 by pressing, etc., while an electrode called a metallized layer (not shown) is formed on each of the front and back surfaces of the insulating plate 2. ) is formed by baking molybdenum, etc.
【０００３】そして、この１次ヒートシンク３の一側端
面には短冊状として形成されたニッケルなどからなる外
部引き出し用リード端子（以下、リード端子という）６
の一端が予め溶接などによって取り付けられており、こ
のリード端子６は半導体チップ４側、すなわち、上側に
向かって折り曲げられたうえで別途設けられた外部端子
７に対して溶接などによって接続されている。なお、図
示していないが、以上説明した各部品の半田付け面にニ
ッケルや錫、半田などからなるメッキ層を予め形成して
おくことや半導体チップ４の電極に対するワイヤーボン
ディングが行われること、さらに、絶縁板２の平面視外
形が矩形状に限定されないものであることなどはいうま
でもない。[0003] On one end surface of the primary heat sink 3 is a lead terminal (hereinafter referred to as a lead terminal) 6 for external extraction made of nickel or the like and formed into a strip.
One end is attached in advance by welding or the like, and this lead terminal 6 is bent toward the semiconductor chip 4 side, that is, upward, and then connected to a separately provided external terminal 7 by welding or the like. . Although not shown, a plating layer made of nickel, tin, solder, etc. is formed in advance on the soldering surface of each component described above, and wire bonding to the electrodes of the semiconductor chip 4 is performed. It goes without saying that the outer shape of the insulating plate 2 in plan view is not limited to a rectangular shape.
【０００４】0004
【発明が解決しようとする課題】ところで、このような
半導体装置を構成するには、各部品の半田付け面間それ
ぞれに所定厚みとされた半田板８を介装しておき、これ
らを加熱して半田付けすることが行われるのであるが、
この半田付け加熱時に振動などが加わった場合には、図
４の平面図で示すように、位置決め支持されていない１
次ヒートシンク３が位置ずれを起こすことになり、この
１次ヒートシンク３が位置ずれしたままの状態で絶縁板
２に半田付けされてしまうことが起こる。そして、この
ようになっていると、外部端子７と接続されるべく折り
曲げられたリード端子６と外部端子７とが互いに位置ず
れを起こすことになる結果、これらの接続状態が不安定
となったり、甚だしい場合には接続が不可能になってし
まうという不都合が生じることになっていた。[Problems to be Solved by the Invention] In order to construct such a semiconductor device, solder plates 8 having a predetermined thickness are interposed between the soldering surfaces of each component, and these are heated. However, soldering is done using
If vibration etc. are applied during this soldering heating, as shown in the plan view of FIG.
This causes the secondary heat sink 3 to be misaligned, and the primary heat sink 3 may be soldered to the insulating plate 2 while being misaligned. If this happens, the lead terminals 6 and the external terminals 7, which are bent to be connected to the external terminals 7, will be misaligned with each other, resulting in an unstable connection state. In extreme cases, this would cause the inconvenience that connection would become impossible.
【０００５】本発明は、このような不都合に鑑みて創案
されたものであって、半田付け加熱時に振動などが加わ
ったとしても互いに重ね合わされた各部品が位置ずれを
起こすことがなく、良好な接続状態を確保することがで
きる構成の半導体装置を提供することを目的としている
。The present invention has been devised in view of these inconveniences, and even if vibrations are applied during soldering and heating, the parts stacked on top of each other will not be misaligned, and will be in a good condition. It is an object of the present invention to provide a semiconductor device having a configuration that can ensure a connection state.
【０００６】[0006]
【課題を解決するための手段】本発明は、このような目
的を達成するために、半導体チップと、リード端子が取
り付けられた１次ヒートシンクと、絶縁板と、２次ヒー
トシンクとが順次重ね合わされてなる半導体装置であっ
て、前記２次ヒートシンクの表面上には、前記絶縁板を
位置決め支持する絶縁板用位置決め突起を設けるととも
に、前記リード端子を位置決め支持するリード端子用位
置決め突起を設けていることを特徴とするものである。[Means for Solving the Problems] In order to achieve the above object, the present invention provides a method in which a semiconductor chip, a primary heat sink to which lead terminals are attached, an insulating plate, and a secondary heat sink are sequentially stacked one on top of the other. In the semiconductor device, an insulating plate positioning protrusion for positioning and supporting the insulating plate is provided on the surface of the secondary heat sink, and a lead terminal positioning protrusion for positioning and supporting the lead terminal is provided on the surface of the secondary heat sink. It is characterized by this.
【０００７】[0007]
【作用】上記構成によれば、２次ヒートシンクの表面上
に重ねられた絶縁板は絶縁板用位置決め突起によって位
置決め支持されていることになる一方、この絶縁板上に
重ねられた１次ヒートシンクはこれに取り付けられたリ
ード端子を介してリード端子用位置決め突起によって位
置決め支持されていることになる。[Operation] According to the above structure, the insulating plate stacked on the surface of the secondary heat sink is positioned and supported by the insulating plate positioning protrusion, while the primary heat sink stacked on this insulating plate is It is positioned and supported by the lead terminal positioning protrusion via the lead terminal attached to this.
【０００８】[0008]
【実施例】以下、本発明の実施例を図面に基づいて説明
する。Embodiments Hereinafter, embodiments of the present invention will be explained based on the drawings.
【０００９】図１は本実施例にかかる半導体装置の概略
構造を示す斜視図であり、図２はその変形例を示す斜視
図である。なお、これらの半導体装置の全体構造につい
ては従来例と基本的に異ならないので、図１及び図２に
おいて図３及び図４と互いに同一もしくは相当する部品
、部分には同一符号を付し、ここでの詳しい説明は省略
する。FIG. 1 is a perspective view showing a schematic structure of a semiconductor device according to this embodiment, and FIG. 2 is a perspective view showing a modification thereof. Note that the overall structure of these semiconductor devices is basically the same as that of the conventional example, so parts and portions in FIGS. 1 and 2 that are the same or equivalent to those in FIGS. A detailed explanation will be omitted.
【００１０】この半導体装置はハイブリッドＩＣなどで
あり、２次ヒートシンク１の表面上に、絶縁板２と、リ
ード端子６が取り付けられた１次ヒートシンク３と、半
導体チップ４とを順次重ね合わせたうえ、これらのそれ
ぞれを互いに半田付け接続することによって構成されて
いる。そして、この２次ヒートシンク１の所定位置には
、絶縁板２の外周端面に当接し、これを囲んで位置決め
支持するための絶縁板用位置決め突起５が設けられると
ともに、１次ヒートシンク３に取り付けられたリード端
子６の両側端面それぞれに当接し、このリード端子６を
位置決め支持する一対のリード端子用位置決め突起１０
が設けられている。そこで、絶縁板２に重ねて載置され
た１次ヒートシンク３は、リード端子６がリード端子用
位置決め突起１０によって位置決め支持されることによ
り、このリード端子６を介して位置決め支持されること
になる。なお、これらの突起５，１０は、２次ヒートシ
ンク１のプレス加工などによって一体的に形成されるの
が普通であるが、これ以外の方法によって取り付けられ
たものであってもよい。This semiconductor device is a hybrid IC or the like, in which an insulating plate 2, a primary heat sink 3 to which lead terminals 6 are attached, and a semiconductor chip 4 are successively stacked on the surface of a secondary heat sink 1. , are constructed by connecting each of these to each other by soldering. An insulating plate positioning protrusion 5 is provided at a predetermined position of the secondary heat sink 1 to abut on the outer peripheral end surface of the insulating plate 2 and surround it for positioning and support. A pair of lead terminal positioning protrusions 10 that abut on both side end surfaces of the lead terminal 6 and position and support the lead terminal 6.
is provided. Therefore, the primary heat sink 3 placed on the insulating plate 2 is positioned and supported via the lead terminal 6 because the lead terminal 6 is positioned and supported by the lead terminal positioning protrusion 10. . Note that these protrusions 5 and 10 are usually formed integrally by pressing the secondary heat sink 1, but they may be attached by other methods.
【００１１】ところで、このリード端子６を位置決め支
持する他の構造として、図２の変形例で示すような構造
を採用することも可能である。すなわち、この半導体装
置では、２次ヒートシンク１の表面上におけるリード端
子６と対応する所定位置に単一個のリード端子用位置決
め突起１０が設けられる一方、１次ヒートシンク３に取
り付けられたリード端子６の前記突起１０と対応する所
定位置には突起１０が挿通する貫通孔１１が形成されて
いる。そこで、このリード端子６はリード端子用位置決
め突起１０によって位置決め支持される結果、このリー
ド端子６を介して１次ヒートシンク３は位置決め支持さ
れることになる。なお、この図２で示された半導体装置
において、図１と互いに同一もしくは相当する部品、部
分には同一符号を付している。By the way, as another structure for positioning and supporting the lead terminal 6, it is also possible to adopt a structure as shown in a modification example in FIG. That is, in this semiconductor device, a single lead terminal positioning protrusion 10 is provided at a predetermined position corresponding to the lead terminal 6 on the surface of the secondary heat sink 1, while a single lead terminal positioning protrusion 10 is provided on the surface of the secondary heat sink 1 at a predetermined position corresponding to the lead terminal 6. A through hole 11 through which the protrusion 10 is inserted is formed at a predetermined position corresponding to the protrusion 10 . Therefore, the lead terminal 6 is positioned and supported by the lead terminal positioning protrusion 10, and as a result, the primary heat sink 3 is positioned and supported via this lead terminal 6. In the semiconductor device shown in FIG. 2, parts and portions that are the same as or correspond to those in FIG. 1 are given the same reference numerals.
【００１２】そこで、これらの図１及び図２で示された
半導体装置においては、絶縁板用位置決め突起５によっ
て２次ヒートシンク１に重ねられた絶縁板２が位置決め
支持される一方、１次ヒートシンク３もリード端子用位
置決め突起１０を介して位置決め支持されていることに
なる。なお、ここで、本発明の適用範囲がハイブリッド
ＩＣに限定されるものではなく、他のタイプの半導体装
置についても本発明を適用することが可能であることは
いうまでもない。Therefore, in the semiconductor device shown in FIGS. 1 and 2, the insulating plate 2 stacked on the secondary heat sink 1 is positioned and supported by the insulating plate positioning protrusion 5, while the primary heat sink 3 The lead terminals are also positioned and supported via the lead terminal positioning protrusions 10. Note that the scope of application of the present invention is not limited to hybrid ICs, and it goes without saying that the present invention can be applied to other types of semiconductor devices.
【００１３】[0013]
【発明の効果】以上説明したように、本発明にかかる半
導体装置によれば、２次ヒートシンクの表面上に、絶縁
板を位置決め支持する絶縁板用位置決め突起と、１次ヒ
ートシンクに取り付けられたリード端子を位置決め支持
するリード端子用位置決め突起とを設けているので、絶
縁板は絶縁板用位置決め突起によって位置決め支持され
ることになり、また、この絶縁板上に重ねられた１次ヒ
ートシンクはこれに取り付けられたリード端子を介して
リード端子用位置決め突起によって位置決め支持される
ことになる。したがって、互いに重ね合わされた各部品
を接続するための半田付け加熱時に振動などが加わった
としても各部品、特に、外部引き出し用リード端子が取
り付けられたヒートシンクが位置ずれを起こすことはな
く、良好な接続状態を確保することができるという効果
が得られることになる。As explained above, according to the semiconductor device of the present invention, there are provided on the surface of the secondary heat sink the insulating plate positioning protrusion for positioning and supporting the insulating plate, and the lead attached to the primary heat sink. Since the lead terminal positioning protrusions are provided to position and support the terminals, the insulating plate is positioned and supported by the insulating plate positioning protrusions, and the primary heat sink stacked on this insulating plate is attached to the insulating plate positioning protrusions. It is positioned and supported by the lead terminal positioning protrusion via the attached lead terminal. Therefore, even if vibrations are applied during soldering and heating to connect the parts stacked on top of each other, the parts, especially the heat sink to which the lead terminals for external extraction are attached, will not be misaligned and will remain in good condition. This results in the effect that the connection state can be ensured.
【図面の簡単な説明】[Brief explanation of drawings]
【図１】本実施例にかかる半導体装置の概略構造を示す
斜視図である。FIG. 1 is a perspective view showing a schematic structure of a semiconductor device according to an embodiment.
【図２】その変形例を示す斜視図である。FIG. 2 is a perspective view showing a modification thereof.
【図３】従来例にかかる半導体装置の概略構造を示す斜
視図である。FIG. 3 is a perspective view showing a schematic structure of a semiconductor device according to a conventional example.
【図４】従来例における不都合を説明するための平面図
である。FIG. 4 is a plan view for explaining disadvantages in the conventional example.
１ ２次ヒートシンク ２ 絶縁板 ３ １次ヒートシンク ４ 半導体チップ ５ 絶縁板用位置決め突起 1 Secondary heat sink 2 Insulating board 3. Primary heat sink 4 Semiconductor chip 5 Positioning protrusion for insulation board
Claims (1)
子が取り付けられた１次ヒートシンクと、絶縁板と、２
次ヒートシンクとが順次重ね合わされてなる半導体装置
であって、前記２次ヒートシンクの表面上には、前記絶
縁板を位置決め支持する絶縁板用位置決め突起を設ける
とともに、前記外部引き出し用リード端子を位置決め支
持するリード端子用位置決め突起を設けていることを特
徴とする半導体装置。Claim 1: A semiconductor chip, a primary heat sink to which lead terminals for external extraction are attached, an insulating plate, and 2
A semiconductor device comprising a secondary heat sink and a secondary heat sink stacked one on top of the other, on the surface of the secondary heat sink, an insulating plate positioning protrusion for positioning and supporting the insulating plate is provided, and a positioning protrusion for positioning and supporting the external lead terminal is provided. A semiconductor device characterized in that it is provided with a positioning protrusion for a lead terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6984391A JP2684863B2 (en) | 1991-04-02 | 1991-04-02 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6984391A JP2684863B2 (en) | 1991-04-02 | 1991-04-02 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04313261A true JPH04313261A (en) | 1992-11-05 |
| JP2684863B2 JP2684863B2 (en) | 1997-12-03 |
Family
ID=13414494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6984391A Expired - Lifetime JP2684863B2 (en) | 1991-04-02 | 1991-04-02 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2684863B2 (en) |
-
1991
- 1991-04-02 JP JP6984391A patent/JP2684863B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2684863B2 (en) | 1997-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3805117A (en) | Hybrid electron device containing semiconductor chips | |
| JP2504610B2 (en) | Power semiconductor device | |
| JP4226200B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS62113452A (en) | Power semiconductor device | |
| JPH0738013A (en) | Composite base member and power semiconductor device | |
| JP2002134688A (en) | Mounting structure of electronic component | |
| JP2002009217A (en) | Resin-sealed semiconductor device | |
| JP2684863B2 (en) | Semiconductor device | |
| JPH07105460B2 (en) | Semiconductor device | |
| JP2576531B2 (en) | Hybrid IC | |
| JP2000021675A (en) | Lead frame and electronic component manufacturing method using the frame | |
| JPH0917918A (en) | Hybrid integrated circuit | |
| JPS6332269B2 (en) | ||
| JPS61247040A (en) | Manufacture of semiconductor device | |
| JPS5828362Y2 (en) | hybrid integrated circuit | |
| JPH0631723Y2 (en) | Semiconductor device | |
| JP2868030B2 (en) | Bonding tool | |
| JP2001127226A (en) | Semiconductor device | |
| JPS6039779A (en) | Method of connecting circuit board to connector | |
| JP2001110977A (en) | Manufacturing method of semiconductor device, semiconductor device and manufacturing method of electronic device, and electronic device and method of connecting conducting part | |
| JPH022290B2 (en) | ||
| JPH08153844A (en) | Semiconductor device | |
| JPH02146752A (en) | Semiconductor device | |
| JPH0250464A (en) | Lattice array type semiconductor element package | |
| JPH09283887A (en) | Semiconductor device and metal insulation substrate used for this device |