JPH0631723Y2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0631723Y2
JPH0631723Y2 JP1986119109U JP11910986U JPH0631723Y2 JP H0631723 Y2 JPH0631723 Y2 JP H0631723Y2 JP 1986119109 U JP1986119109 U JP 1986119109U JP 11910986 U JP11910986 U JP 11910986U JP H0631723 Y2 JPH0631723 Y2 JP H0631723Y2
Authority
JP
Japan
Prior art keywords
semiconductor
finger
semiconductor chip
semiconductor chips
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986119109U
Other languages
Japanese (ja)
Other versions
JPS6324840U (en
Inventor
稔 平井
淳司 江口
Original Assignee
ローム 株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム 株式会社 filed Critical ローム 株式会社
Priority to JP1986119109U priority Critical patent/JPH0631723Y2/en
Publication of JPS6324840U publication Critical patent/JPS6324840U/ja
Application granted granted Critical
Publication of JPH0631723Y2 publication Critical patent/JPH0631723Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 (a)産業上の利用分野 この考案は、フィルムキャリアの表面および裏面に半導
体チップが装着されて構成される半導体装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a semiconductor device configured by mounting semiconductor chips on a front surface and a back surface of a film carrier.

(b)従来の技術 従来、1枚のフィルムキャリアの表面および裏面それぞ
れに半導体チップを装着する場合、特開昭54−837
68号公報(以下先行技術1と称す)には、フィルムキ
ャリアの表面と裏面のそれぞれに同じ大きさの半導体チ
ップを、それぞれの面の半導体チップに対応する同じ長
さのリードを接続した半導体装置が記載されている。
(B) Prior Art Conventionally, in the case of mounting a semiconductor chip on each of the front surface and the back surface of one film carrier, JP-A-54-837
No. 68 (hereinafter referred to as prior art 1) discloses a semiconductor device in which semiconductor chips of the same size are connected to the front surface and the back surface of a film carrier, and leads of the same length corresponding to the semiconductor chips on the respective surfaces are connected. Is listed.

そして、実開昭58−106951号公報(以下先行技
術2と称す)には、基板に窓部を設け、前記基板上の導
体を前記窓部に延出し、半導体チップを積層した配置し
た半導体装置の実装構造が記載されている。
Japanese Utility Model Laid-Open No. 58-106951 (hereinafter referred to as prior art 2) discloses a semiconductor device in which a window portion is provided in a substrate, a conductor on the substrate is extended to the window portion, and semiconductor chips are stacked. The mounting structure of is described.

さらに、実開昭61−97857号公報(以下先行技術
3と称す)には、絶縁基板の表面と裏面のそれぞれに同
じ大きさの半導体チップを、それぞれの面の半導体チッ
プに対応する同じ長さのリードと接続した半導体装置が
記載されている。
Further, in Japanese Utility Model Laid-Open No. 61-97857 (hereinafter referred to as prior art 3), semiconductor chips of the same size are respectively provided on the front surface and the back surface of an insulating substrate, and the same length corresponding to the semiconductor chips on the respective surfaces. The semiconductor device connected to the lead of the above is described.

(c)考案が解決しようとする課題 このように、1枚のフィルムキャリアの表面および裏面
それぞれに半導体チップが取り付けられて構成される半
導体装置においては、先行技術1の第6図にあるよう
に、第1の面のリード6″と第2の面のリード7″とが
同じ長さで別々の面にあるため、前記リード6″と前記
リード7″とが短絡しないように前記リード6″、7″
の間にフィルム5″が介在している。
(C) Problems to be Solved by the Invention Thus, in the semiconductor device configured by mounting the semiconductor chips on the front surface and the back surface of one film carrier, as shown in FIG. , The lead 6 ″ of the first surface and the lead 7 ″ of the second surface are of the same length and on different surfaces, so that the lead 6 ″ and the lead 7 ″ are not short-circuited. , 7 ″
There is a film 5 ″ between the two.

そのため、前記それぞれの面のリード6″、7″と前記
フィルム5″との熱膨張係数の違いにより、リードとフ
ィルムとが剥離してしまうことで半導体装置が破壊され
てしまうという問題があった。
Therefore, there is a problem in that the semiconductor device is destroyed due to the peeling of the lead and the film due to the difference in thermal expansion coefficient between the leads 6 ″ and 7 ″ on the respective surfaces and the film 5 ″. .

それだけでなく、剥離の問題があるので、リードを自由
に曲げることができないために半導体装置の使用形態の
制約をうけていた。
In addition, since there is a problem of peeling, the lead cannot be freely bent, and thus the usage of the semiconductor device is restricted.

さらに先行技術3にあるように、フィルムまたは回路配
線基板の両面にリードを形成しているので、その製造の
時にリードを一度に形成することができないので、リー
ドを2回に分けて形成しなければならず、半導体装置の
製造の効率が悪いだけでなく、半導体装置を基板等の他
の電子部品と接続する時に、表面のリードと裏面のリー
ドを別々に接続しなければならず、半導体装置の実装効
率も悪かった。
Further, as in the prior art 3, since the leads are formed on both surfaces of the film or the circuit wiring board, it is not possible to form the leads at one time during the manufacturing thereof, so the leads must be formed in two steps. Not only is the manufacturing efficiency of the semiconductor device poor, but when connecting the semiconductor device to other electronic components such as a substrate, the leads on the front surface and the leads on the back surface must be connected separately. The implementation efficiency of was also poor.

また、先行技術2の第5図にあるように、積層配置され
る大きさの大きい半導体チップ23(以下大きいチップ
23と称す)と大きさの小さい半導体チップ27(以下
小さいチップ27と称す)が、それぞれ導体24、26
に接続されているが、大きいチップ23と接続される導
体24は回路基板25上に形成されているので、熱圧着
で基板と半導体チップを接続しようとすると、大きいチ
ップ23と小さいチップ27とを上下を入れ換えて積層
配置することができないので、大きさの大きいチップを
回路基板に設けられた窓部に配置することができず、チ
ップの大きさによって実装面の制約を受けていた。
Further, as shown in FIG. 5 of Prior Art 2, a large-sized semiconductor chip 23 (hereinafter referred to as a large chip 23) and a small-sized semiconductor chip 27 (hereinafter referred to as a small chip 27) to be stacked are arranged. , Conductors 24 and 26, respectively
However, since the conductor 24 connected to the large chip 23 is formed on the circuit board 25, when the substrate and the semiconductor chip are connected by thermocompression bonding, the large chip 23 and the small chip 27 are connected to each other. Since it is not possible to stack and arrange the upper and lower parts, it is not possible to arrange a large chip in the window provided on the circuit board, and the mounting size is restricted by the size of the chip.

それだけでなく、大きいチップ23を導体24と接続す
るときに、回路基板25を介して接続部に加熱してやら
なければならないので、回路基板に熱による、反りや膨
張等の影響が起こらないように低い温度で加熱しなけれ
ばならない。よって、このような実装構造を用いると半
導体装置の製造に時間を要し、効率よく製造することが
できなかった。
Not only that, when connecting the large chip 23 to the conductor 24, it is necessary to heat the connection portion through the circuit board 25, so that the circuit board is low in temperature so as not to be affected by warping or expansion. Must be heated at temperature. Therefore, when such a mounting structure is used, it takes a long time to manufacture the semiconductor device, and the semiconductor device cannot be manufactured efficiently.

この考案は、上記従来の問題点を解消した半導体装置を
提供することを目的としている。
It is an object of the present invention to provide a semiconductor device that solves the above conventional problems.

(d)課題を解決するための手段 前記の目的を達成するために、本考案では半導体装置
を、1枚のフィルムキャリアの表面および裏面それぞれ
に半導体チップが取り付けられて構成される半導体装置
において、前記フィルムキャリアの表面および裏面それ
ぞれに取り付けられた前記半導体チップは大きさが異な
り、前記フィルムキャリアの単一の取付孔内の同一平面
上に前記半導体チップのうち大きさの小さい半導体チッ
プに対応したフィンガーリードと、前記半導体チップの
うち大きさの大きい半導体チップに対応した前記フィン
ガーリードより長さの短いフィンガーリードとを延出さ
せ、前記各半導体チップの電極部と前記各半導体チップ
に対応した前記各フィンガーリードの端部とを熱圧着し
た構造とした。
(D) Means for Solving the Problem In order to achieve the above object, in the present invention, a semiconductor device in which a semiconductor chip is attached to each of a front surface and a back surface of a film carrier, The semiconductor chips mounted on the front surface and the back surface of the film carrier have different sizes, and correspond to the semiconductor chip having the smallest size among the semiconductor chips on the same plane in a single mounting hole of the film carrier. A finger lead and a finger lead having a shorter length than the finger lead corresponding to a semiconductor chip having a large size among the semiconductor chips are extended, and the electrode portion of each semiconductor chip and the semiconductor chip corresponding to each of the semiconductor chips are provided. The end of each finger lead was thermocompression bonded.

(e)作用及び効果 上記のように、表面および裏面それぞれで大きさの異な
る半導体チップに接続するために、それぞれの半導体チ
ップに対応して長さの異なるフィンガーリードを同一平
面上に形成したことで、フィンガーリードを積層配置す
る必要がなくなるので、フィンガーリードを配置する際
に、表側と裏側のフィンガーリードの間にフィルム等の
絶縁層を介在させる必要がなくなる。そのため、フィン
ガーリードと絶縁層がそれぞれの熱膨張係数の違いから
剥離することで半導体装置が破壊されることを防止する
ことができる。
(E) Action and effect As described above, in order to connect to semiconductor chips having different sizes on the front surface and the back surface, finger leads having different lengths are formed on the same plane corresponding to the respective semiconductor chips. Since it is not necessary to stack the finger leads, it is not necessary to interpose an insulating layer such as a film between the finger leads on the front side and the back side when the finger leads are arranged. Therefore, it is possible to prevent the semiconductor device from being broken by peeling the finger leads and the insulating layer due to the difference in the thermal expansion coefficients thereof.

そして、フィンガーリードと絶縁層との剥離の問題がな
くなり、フィンガーリードを曲げることができるので、
フィンガーリードにより半導体装置の使用形態に制約を
受けてしまうということもなくなる。
And since there is no problem of peeling between the finger leads and the insulating layer and the finger leads can be bent,
It is also possible to prevent the finger lead from restricting the usage pattern of the semiconductor device.

さらに、フィンガーリードを同一平面上に形成したこと
で、フィンガーリードを積層配置する必要がなくなるの
で、半導体装置の厚みを薄くことができる。
Furthermore, by forming the finger leads on the same plane, it is not necessary to stack the finger leads, so that the thickness of the semiconductor device can be reduced.

そのうえ、フィンガーリードを同一平面上に形成したこ
とで、フィンガーリードで半導体装置を基板等の他の電
子部品に実装する時に、表面のリードと裏面のリードと
を別々に接続していたのを一度に接続することができる
ようになり、実装効率が向上する。
Moreover, since the finger leads are formed on the same plane, when the semiconductor device is mounted on other electronic components such as a substrate by the finger leads, the front surface lead and the back surface lead are separately connected once. Can be connected to, and the mounting efficiency is improved.

また、表面および裏面それぞれで大きさの異なる半導体
チップに接続するために、それぞれの半導体チップに対
応して長さの異なるフィンガーリードをフィルムキャリ
アの単一の取付孔内の同一平面上に延出したので、同一
平面上にそれぞれの大きさの半導体チップに対応したフ
ィンガーリードが配置され、例えば、大きさの小さい半
導体チップを実装する面がフィンガーリードの表面およ
び裏面のいずれの面でも可能となるので、半導体チップ
の大きさによりフィンガーリードへ半導体チップを実装
する面が限定されることがなくなり、半導体装置の形態
の制約をうけてしまうことがなくなる。
Also, in order to connect to semiconductor chips of different sizes on the front and back sides, finger leads of different lengths corresponding to the respective semiconductor chips are extended on the same plane within a single mounting hole of the film carrier. Therefore, the finger leads corresponding to the respective size semiconductor chips are arranged on the same plane, and for example, the surface on which the small size semiconductor chip is mounted can be the front surface or the back surface of the finger leads. Therefore, the size of the semiconductor chip does not limit the surface on which the semiconductor chip is mounted on the finger leads, and the shape of the semiconductor device is not restricted.

そして、フィンガーリードの端部と半導体チップの電極
部とを熱圧着したので、その熱圧着の時に、加熱ヒータ
ーをフィンガーリードに直に圧接することができ、接着
したい部分に直接熱を加えることができるので、従来よ
り高い温度で短時間に熱圧着することができるようにな
る。
Then, since the end portions of the finger leads and the electrode portions of the semiconductor chip are thermocompression bonded, the heater can be directly pressed against the finger leads at the time of the thermocompression bonding, and heat can be directly applied to the portion to be bonded. Therefore, it becomes possible to perform thermocompression bonding at a higher temperature than before in a short time.

(f)実施例 以下、本考案の実施例を図面に基づいて説明する。(F) Embodiment An embodiment of the present invention will be described below with reference to the drawings.

第1図は、本考案の一実施例の分解斜視図である。FIG. 1 is an exploded perspective view of an embodiment of the present invention.

この図において、取り付けられる半導体チップは2個で
あって、2個の半導体チップ1、2はいずれもほぼ方形
板状であり、平面的な大きさで互いに異なっている。
In this figure, two semiconductor chips are attached, and the two semiconductor chips 1 and 2 are substantially rectangular plate-shaped and have different planar sizes.

フィルムキャリア3は、矩形枠状のベースフィルム3a
を備え、枠の内側は取付孔4とされている。ベースフィ
ルム3aの四辺裏面には、2個の半導体チップ1、2の
各背面にある電極1a,2aに対応するフィンガーリー
ド5、6が設けられている。各フィンガーリード5、6
の内端部5a,6aは、取付孔4内に延出している。そ
の延出量は、小寸の(図面上では上側の)半導体チップ
1に対応するリード5の方が大きく、大寸の(図面上で
は下側の)半導体チップ2に対応するリード6の方が小
さくなっている。また、各リード5、6の外端部5b,
6bは、 後述する回路基板7上の配線パターンに半田付けするた
めに屈曲される。
The film carrier 3 is a rectangular frame-shaped base film 3a.
And the inside of the frame is a mounting hole 4. Finger leads 5 and 6 corresponding to the electrodes 1a and 2a on the back surfaces of the two semiconductor chips 1 and 2 are provided on the back surfaces of the four sides of the base film 3a. Each finger lead 5, 6
Inner end portions 5a and 6a of the are extended into the mounting hole 4. The amount of extension is larger for the lead 5 corresponding to the smaller (upper side in the drawing) semiconductor chip 1, and for the lead 6 corresponding to the larger (lower side in the drawing) semiconductor chip 2. Is getting smaller. Also, the outer ends 5b of the leads 5 and 6,
6b is bent for soldering to a wiring pattern on the circuit board 7 described later.

第2図は、第1図のものの組立状態の一部破断側面図、
第3図は第2図の平面図である。これらの図において、
小寸の半導体チップ1と大寸の半導体チップ2とは、そ
れぞれ電極1a,2aを内側にしてフィルムキャリア3
の表側と裏側からそれぞれ取付孔4の内側に配置され、
互いに面対向している。つまり、1枚のフィルムキャリ
ア3に、2個の半導体チップ1、2がフィルムキャリア
表裏方向に積み重なって立体的に配置されている。そし
て、小寸の半導体チップ1の電極1aは、内方に長く延
出したフィンガーリード5の内端部5aに、また、大寸
の半導体チップ2の電極2aは、他方のフィンガーリー
ド6の内端部6aに、それぞれバンプ8を介して熱圧着
により接続固定されている。その際、大寸の半導体チッ
プ2の方から先に対応するフィンガーリード6に熱圧着
すると、その後、他方のフィンガーリード5の内端部5
aを支持しての熱圧着が不可能となるため、小寸の半導
体チップ1の取付が先に行われる。
2 is a partially cutaway side view of the assembled state of FIG. 1,
FIG. 3 is a plan view of FIG. In these figures,
The small semiconductor chip 1 and the large semiconductor chip 2 have the film carrier 3 with the electrodes 1a and 2a inside.
Are placed inside the mounting hole 4 from the front side and the back side of
They face each other. That is, the two semiconductor chips 1 and 2 are stacked on the one film carrier 3 in the front-back direction of the film carrier and three-dimensionally arranged. The electrode 1a of the small-sized semiconductor chip 1 is on the inner end portion 5a of the finger lead 5 extending inwardly, and the electrode 2a of the large-sized semiconductor chip 2 is on the other side of the finger lead 6. The bumps 8 are connected and fixed to the end portions 6a by thermocompression bonding, respectively. At this time, when the large-sized semiconductor chip 2 is thermocompression-bonded to the corresponding finger lead 6 first, the inner end portion 5 of the other finger lead 5 is then formed.
Since it becomes impossible to perform thermocompression bonding while supporting a, the small-sized semiconductor chip 1 is attached first.

なお、この実施例では半導体チップ1、2の形状はほぼ
方形板状であったが、半導体チップ1、2は大きさが異
なっていれば、その形状は特に方形板状に限定されるも
のではない。
Although the semiconductor chips 1 and 2 have a substantially rectangular plate shape in this embodiment, if the semiconductor chips 1 and 2 have different sizes, the shape is not particularly limited to a rectangular plate shape. Absent.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の一実施例の分解斜視図、第2図は、第
1図の組立状態の一部破断側面図、第3図は、第2図の
平面図である。 1、2……半導体チップ 1a,2a……電極 3……フィルムキャリア 3a……ベースフィルム 4……取付孔 5、6……フィンガーリード 5a,6a……内端部
1 is an exploded perspective view of an embodiment of the present invention, FIG. 2 is a partially cutaway side view of the assembled state of FIG. 1, and FIG. 3 is a plan view of FIG. 1, 2 ... Semiconductor chip 1a, 2a ... Electrode 3 ... Film carrier 3a ... Base film 4 ... Mounting hole 5, 6 ... Finger leads 5a, 6a ... Inner end

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】1枚のフィルムキャリアの表面および裏面
それぞれに半導体チップが取り付けられて構成される半
導体装置において、 前記フィルムキャリアの表面および裏面それぞれに取り
付けられた前記半導体チップは大きさが異なり、前記フ
ィルムキャリアの単一の取付孔内の同一平面上に前記半
導体チップのうち大きさの小さい半導体チップに対応し
たフィンガーリードと、前記半導体チップのうち大きさ
の大きい半導体チップに対応した前記フィンガーリード
より長さの短いフィンガーリードとを延出させ、前記各
半導体チップの電極部と前記各半導体チップに対応した
前記各フィンガーリードの端部とを熱圧着したことを特
徴とする半導体装置。
1. A semiconductor device comprising semiconductor chips mounted on the front and back surfaces of a film carrier, wherein the semiconductor chips mounted on the front and back surfaces of the film carrier have different sizes. Finger leads corresponding to the smaller semiconductor chip of the semiconductor chips on the same plane within a single mounting hole of the film carrier, and finger leads corresponding to the larger semiconductor chip of the semiconductor chips A semiconductor device in which a finger lead having a shorter length is extended, and an electrode portion of each semiconductor chip and an end portion of each finger lead corresponding to each semiconductor chip are thermocompression bonded.
JP1986119109U 1986-08-01 1986-08-01 Semiconductor device Expired - Lifetime JPH0631723Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986119109U JPH0631723Y2 (en) 1986-08-01 1986-08-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986119109U JPH0631723Y2 (en) 1986-08-01 1986-08-01 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS6324840U JPS6324840U (en) 1988-02-18
JPH0631723Y2 true JPH0631723Y2 (en) 1994-08-22

Family

ID=31006180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986119109U Expired - Lifetime JPH0631723Y2 (en) 1986-08-01 1986-08-01 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0631723Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057184A (en) * 2001-12-28 2003-07-04 동부전자 주식회사 semiconductor package and its manufacturing method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106951U (en) * 1982-01-13 1983-07-21 セイコーエプソン株式会社 Semiconductor integrated circuit mounting structure

Also Published As

Publication number Publication date
JPS6324840U (en) 1988-02-18

Similar Documents

Publication Publication Date Title
US6331221B1 (en) Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member
JP2799472B2 (en) Substrate for mounting electronic components
JPS62113452A (en) Power semiconductor device
JPH0529537A (en) Semiconductor module structure
JPH0631723Y2 (en) Semiconductor device
JPH0220861Y2 (en)
JPH06177501A (en) Memory module
JP2821315B2 (en) Single inline module
JPS6373694A (en) Electronic circuit board
JPH01186700A (en) Printed wiring board structure
JPH0442937Y2 (en)
JPH0770651B2 (en) Semiconductor package
JPS5996759A (en) Semiconductor device
JP2641912B2 (en) Lattice array type semiconductor device package
JP2816496B2 (en) Substrate for mounting electronic components
JPH0735404Y2 (en) Semiconductor device
JP2536568B2 (en) Lead frame
JP2833178B2 (en) Package for semiconductor chip
JPH0249731Y2 (en)
JP2766361B2 (en) Semiconductor device
JP2510352Y2 (en) Connection structure of flexible printed board for liquid crystal panel
JPH056714Y2 (en)
JP2504262Y2 (en) Semiconductor module
JPH11154781A (en) Circuit module having leadless part mounted thereon
JPH0590336A (en) Tape carrier package