JP2833178B2 - Package for semiconductor chip - Google Patents
Package for semiconductor chipInfo
- Publication number
- JP2833178B2 JP2833178B2 JP2231970A JP23197090A JP2833178B2 JP 2833178 B2 JP2833178 B2 JP 2833178B2 JP 2231970 A JP2231970 A JP 2231970A JP 23197090 A JP23197090 A JP 23197090A JP 2833178 B2 JP2833178 B2 JP 2833178B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting plate
- package
- chip
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体チップを実装する半導体チップ用パ
ッケージに関する。Description: TECHNICAL FIELD The present invention relates to a semiconductor chip package for mounting a semiconductor chip.
［従来の技術］ 第５図（Ａ）は、従来例の半導体チップ用パッケージ
の断面図であり、第５図（Ｂ）はその平面図である。[Prior Art] FIG. 5 (A) is a cross-sectional view of a conventional semiconductor chip package, and FIG. 5 (B) is a plan view thereof.
同図において、10は導電性のチップ搭載板、２はこの
チップ搭載板10の中央部を矩形に囲むように形成された
絶縁体層、３はこの絶縁体層２上からチップ搭載板10の
外方に延在形成された複数のリードピンである。In the figure, 1 0 conductive chip mounting plate, 2 the chip mounting board 1 0 formed insulating layer so as to surround the rectangular central portion of the three chip mounting plate from above the insulator layer 2 1 is a plurality of lead pins which are extended on the outer side of the 0.
第６図は、このような半導体チップ用パッケージ4
0に、半導体チップ50を実装した状態を示す断面図であ
る。FIG. 6 shows such a package 4 for a semiconductor chip.
0 is a cross-sectional view showing a state where a semiconductor chip 50 is mounted.
この実装は、先ず、パッケージ40の中央部のチップ搭
載部に、半田等の導電性ペーストを用いて半導体チップ
50を接着する。次に、半導体チップ50の表面上のパッド
60とパッケージ40のリードピン３とをワイヤボンディン
グ法等を用いて電気的に接続することにより行われる。This implementation, first, the chip mounting portion of the central portion of the package 4 0, semiconductor using a conductive paste such as solder tip
5 to adhere the 0. Next, the pad on the surface of the semiconductor chip 5 0
A 6 0 lead pins 3 of the package 4 0 is performed by electrically connecting by wire bonding method or the like.
［発明が解決しようとする課題］ ところが、このような従来例のパッケージ40では、半
導体チップ50の表面以外、すなわち、裏面あるいは側面
にパッドが存在するような場合には、パッドとリードピ
ンとを電気的に接続できないという難点がある。[Problems to be Solved] However, in the package 4 0 of the conventional example, other than the surface of the semiconductor chip 5 0, i.e., when the rear surface or side such as the pad is present, the pad and the lead pin Cannot be electrically connected.
本発明は、上述の点に鑑みて為されたものであって、
表面以外の面にパッドを有する半導体チップの前記パッ
ドとリードピンとを容易に電気的に接続できるようにし
たパッケージを提供することを目的とする。The present invention has been made in view of the above points,
An object of the present invention is to provide a package in which the pads of a semiconductor chip having pads on a surface other than the surface and lead pins can be easily electrically connected.
［課題を解決するための手段］ 本発明では、上述の目的を達成するために、次のよう
に構成している。[Means for Solving the Problems] The present invention is configured as follows in order to achieve the above object.
すなわち、請求項第１項に記載の第１の発明は、導電
性のチップ搭載板上に、該チップ搭載板の中央部を囲む
ように絶縁体層が形成され、該絶縁体層上からリードピ
ンが前記チップ搭載板の外方に延在形成され、前記チッ
プ搭載板の前記中央部に、半導体チップが搭載される半
導体チップ用パッケージにおいて、前記中央部の半導体
チップが搭載される領域の所要領域に、半導体チップが
搭載される側に突出している突出部を設け、前記半導体
チップ搭載時にこの半導体チップの裏面が前記突出部と
接触しない部分を有している。That is, according to the first aspect of the present invention, an insulator layer is formed on a conductive chip mounting plate so as to surround a central portion of the chip mounting plate, and a lead pin is formed on the insulator layer. Is formed so as to extend outside the chip mounting plate, and in the semiconductor chip package in which a semiconductor chip is mounted in the central portion of the chip mounting plate, a required area of a region where the semiconductor chip in the central portion is mounted A protruding portion that protrudes toward the side on which the semiconductor chip is mounted, and has a portion where the back surface of the semiconductor chip does not contact the protruding portion when the semiconductor chip is mounted.
また、請求項２項に記載の第２の発明は、請求項１記
載の半導体チップ用パッケージにおける半導体チップの
裏面の突出部と接触していない部分を、前記半導体チッ
プの裏面の端部にしたものである。According to a second aspect of the present invention, the portion of the semiconductor chip package of the first aspect that is not in contact with the protrusion on the back surface of the semiconductor chip is an end of the back surface of the semiconductor chip. Things.
また、請求項３項に記載の第３の発明は、請求項１ま
たは請求項２記載の半導体チップ用パッケージにおい
て、半導体チップの裏面の突出部と接触していない部分
にパッドを設けたものである。According to a third aspect of the present invention, there is provided the semiconductor chip package according to the first or second aspect, wherein a pad is provided on a portion of the back surface of the semiconductor chip which is not in contact with the protrusion. is there.
また、請求項第４項に記載の第４の発明は、導電性の
チップ搭載板上に、該チップ搭載板の中央部を囲むよう
に絶縁体層が形成され、該絶縁体層上からリードピンが
前記チップ搭載板の外方に延在形成され、前記チップ搭
載板の前記中央部に、半導体チップが搭載される半導体
チップ用パッケージにおいて、前記絶縁体層上の前記リ
ードピンの端部が、チップ搭載板の内方の該絶縁体層を
側面まで延長されている。According to a fourth aspect of the present invention, an insulator layer is formed on a conductive chip mounting plate so as to surround a central portion of the chip mounting plate, and a lead pin is formed on the insulator layer. Is formed to extend outside the chip mounting plate, and in the semiconductor chip package in which a semiconductor chip is mounted at the central portion of the chip mounting plate, an end of the lead pin on the insulator layer is The insulator layer inside the mounting plate is extended to the side surface.
［作用］ 上記構成を有する第１、第２、第３の発明によれば、
半導体チップの搭載領域の所要領域に、チップ搭載側に
突出している突出部を設け、半導体チップ搭載時にこの
半導体チップの裏面が突出部と接触しない部分を有して
いるので、半導体チップの裏面の一部が、前記所要領域
外から臨むことになり、これによって、この裏面の一部
に形成されているパッドとリードピンとの接続が可能と
なる。[Operation] According to the first, second, and third inventions having the above configuration,
In a required area of the semiconductor chip mounting area, a protruding portion protruding toward the chip mounting side is provided, and the semiconductor chip has a portion where the back surface of the semiconductor chip does not contact the protruding portion when mounting the semiconductor chip. A part thereof faces from outside of the required area, thereby enabling connection between a pad formed on a part of the rear surface and a lead pin.
上記構成を有する第４の発明によれば、リードピンの
端部が、絶縁体層の側面まで延長されているので、延長
されたリードピンの端部が、搭載される半導体チップの
側面に対向することになり、半導体チップの側面のパッ
ドとリードピンとを容易に接続できることになる。According to the fourth aspect of the present invention, since the end of the lead pin extends to the side of the insulator layer, the end of the extended lead pin faces the side of the semiconductor chip to be mounted. Thus, the pads on the side surfaces of the semiconductor chip and the lead pins can be easily connected.
［実施例］ 以下、図面によって本発明の実施例について、詳細に
説明する。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第１図（Ａ）は、請求項第１項に記載の第１の発明の
一実施例の断面図であり、同図（Ｂ）はその平面図であ
り、第５図（Ａ），（Ｂ）の従来例に対応する部分に
は、同一の参照符号を付す。FIG. 1A is a sectional view of an embodiment of the first invention described in claim 1, FIG. 1B is a plan view thereof, and FIGS. Parts corresponding to the conventional example of B) are denoted by the same reference numerals.
この第１図において、１は導電性のチップ搭載板、２
はこのチップ搭載板１の中央部を矩形に囲むように形成
された絶縁体層、３はこの絶縁体層２上からチップ搭載
板１の外方に延在形成された複数のリードピンである。In FIG. 1, reference numeral 1 denotes a conductive chip mounting plate;
Is an insulator layer formed so as to surround a central portion of the chip mounting plate 1 in a rectangular shape, and 3 is a plurality of lead pins formed extending from the insulator layer 2 to the outside of the chip mounting plate 1.
チップ搭載板１の前記中央部には、後述するように、
裏面にパッドを有する半導体チップが搭載されて実装さ
れる。In the central portion of the chip mounting plate 1, as described later,
A semiconductor chip having pads on the back surface is mounted and mounted.
この実施例では、裏面にパッドを有する半導体チップ
の前記パッドと、パッケージ４のリードピン３とを電気
的に接続できるようにするために、チップ搭載板１は、
中央部の半導体チップが搭載される領域の内の所要領域
1aが、半導体チップが搭載される側に凸型に突出して形
成されている。In this embodiment, in order to electrically connect the pads of the semiconductor chip having pads on the back surface and the lead pins 3 of the package 4, the chip mounting plate 1
Required area of the area where the semiconductor chip in the center is mounted
1a is formed to protrude to the side on which the semiconductor chip is mounted.
この所要領域1aは、半導体チップの裏面パッドのない
領域に対応している。The required region 1a corresponds to a region of the semiconductor chip where no back pad is provided.
第２図は、第１図の半導体チップ用パッケージ４に、
半導体チップ５を実装した状態を示す断面図である。FIG. 2 shows the semiconductor chip package 4 of FIG.
FIG. 4 is a cross-sectional view showing a state where a semiconductor chip 5 is mounted.
この半導体チップ５は、裏面の端部にパッド６を有し
ており、次のようにしてパッケージ４に実装される。The semiconductor chip 5 has a pad 6 at an end on the back surface, and is mounted on the package 4 as follows.
すなわち、先ず、パッケージ４の中央部の凸型に突出
形成された所要領域1aに、半田等の導電性ペーストを用
いて半導体チップ５を接着する。この所要領域1aは、上
述のように、半導体チップ５の裏面のパッド６のない領
域に対応するように予め形成されているので、半導体チ
ップ５の裏面端部のパッド６は、前記所要領域1a外に臨
み、チップ搭載板１には接触しないことになる。That is, first, the semiconductor chip 5 is bonded to a required area 1a formed in a convex shape at the center of the package 4 using a conductive paste such as solder. As described above, the required area 1a is formed in advance so as to correspond to the area without the pad 6 on the back surface of the semiconductor chip 5, so that the pad 6 at the end of the back surface of the semiconductor chip 5 is It faces outside and does not contact the chip mounting plate 1.
次に、予めTBA（Tape Automated Bonding）などの手
法により半導体チップ５の裏面パッド６に接着させてお
いたリード７と、パッケージ４のリードピン３とを電気
的に接続する。Next, the lead 7 previously bonded to the back pad 6 of the semiconductor chip 5 by a method such as TBA (Tape Automated Bonding) and the lead pin 3 of the package 4 are electrically connected.
このようにして半導体チップ５の裏面のパッド６とパ
ッケージ４のリードピン３とが電気的に接続されること
になる。Thus, the pads 6 on the back surface of the semiconductor chip 5 and the lead pins 3 of the package 4 are electrically connected.
第３図（Ａ）は、請求項第２項に記載の第２の発明の
一実施例の断面図であり、同図（Ｂ）はその平面図であ
り、第５図（Ａ），（Ｂ）の従来例に対応する部分に
は、同一の参照符を付す。FIG. 3 (A) is a sectional view of an embodiment of the second invention described in claim 2, FIG. 3 (B) is a plan view thereof, and FIGS. Parts corresponding to the conventional example of B) are denoted by the same reference numerals.
この第３図において、10は導電性チップ搭載板、２は
このチップ搭載板10の中央部を矩形に囲むように形成さ
れた絶縁体層、31はこの絶縁体層２上からチップ搭載板
10の外方に延在形成された複数のリードピンである。Chip In this Figure 3, 1 0 conductive chip mounting plate, 2 the chip mounting board 1 0 formed insulating layer so as to surround the rectangular central portion of, 3 1 from on the insulating layer 2 Mounting plate
1 is a plurality of lead pins which are extended on the outer side of the 0.
チップ搭載板10の前記中央部には、後述するように、
側面にパッドを有する半導体チップが搭載されて実装さ
れる。The said central portion of the chip mounting board 1 0, as described later,
A semiconductor chip having a pad on a side surface is mounted and mounted.
この実施例では、半導体チップの側面パッドと、パッ
ケージ41のリードピン31とを電気的に接続できるように
するために、絶縁体層２上のリードピン31の端部31a
が、チップ搭載板10内方の絶縁体層２の側面まで延長さ
れており、搭載される半導体チップの側面にリードピン
31の端部31aが対向するようにしている。In this embodiment, the side pad of the semiconductor chip, in order to be able to electrically connect the lead pins 3 1 of the package 4 1, lead pins 3 1 end 3 1 a on the insulating layer 2
There are extended to the side surface of the chip mounting board 1 0 inwardly of the insulator layer 2, the lead pins to the side of the semiconductor chip to be mounted
3 1 end 3 1 a is to face.
第４図は、第３図の半導体チップ用パッケージ41に、
半導体チップ51を実装した状態を示す断面図である。Figure package 4 to 1 for a semiconductor chip of Figure 3 4,
It is a sectional view showing a state of mounting the semiconductor chip 5 1.
この半導体チップ51は、側面にパッド61を有してお
り、次のようにしてパッケージ41に実装される。The semiconductor chip 5 1 side has a pad 61 to be mounted on the package 4 1 as follows.
すなわち、先ず、パッケージ41の中央部のチップ搭載
部に、半田等の導電性ペーストを用いて半導体チップ51
を接着する。次に、半導体チップ51の側面のパッド6
1と、このパッド61に対向する位置まで延長されたリー
ドピン31aと半田等の導電性ペースト８を用いて電気的
に接続する。That is, first, the chip mounting portion of the central portion of the package 4 1, the semiconductor chip 5 1 using a conductive paste such as solder
Glue. Next, the semiconductor chip 5 1 side pad 6
1 and are electrically connected using a conductive paste 8 of 3 1 a and solder the lead pins which are extended to a position opposite to the pad 61.
このようにして半導体チップ51の側面のパッド61とパ
ッケージ41のリードピン31とが電気的に接続されること
になる。Thus the lead pin 3 1 of the semiconductor chip 5 pads 6 1 1 side and the package 4 1 is to be electrically connected.
上述の各実施例では、半導体チップ５の裏面パッド６
とリードピン３とを、あるいは、半導体チップ51の側面
パッド61とリードピン31とをそれぞれ電気的に接続する
ようにしたけれども、裏面パッド６あるいは側面パッド
61とともに、半導体チップの表面上のパッドをリードピ
ン3,31に電気的に接続するようにしてもよい。In each of the above embodiments, the back pad 6 of the semiconductor chip 5
And the lead pins 3 or, although the semiconductor chip 5 1 side pad 61 and the lead pin 3 1 and were to respectively electrically connect the back surface pads 6 or side pad
With 6 1, the pad on the surface of the semiconductor chip may be electrically connected to the lead pins 3, 3 1.
さらに、第１の発明および第２の発明を組み合わせる
ことにより、半導体チップの表面、側面および裏面の各
パッドとリードピンとをそれぞれ電気的に接続するよう
にしてもよい。Further, by combining the first invention and the second invention, each of the pads on the front surface, the side surface, and the back surface of the semiconductor chip may be electrically connected to the lead pin.
［発明の効果］ 以上のように第１、第２、第３の発明によれば、半導
体チップの搭載領域の所要領域に、チップ搭載側に突出
している突出部を設け、半導体チップ搭載時にこの半導
体チップの裏面が突出部と接触しない部分を有している
ので、半導体チップの裏面の一部が、前記所要領域外か
ら臨むことになり、これによって、この裏面の一部に形
成されているパッドとリードピンとの接続が可能とな
る。[Effects of the Invention] As described above, according to the first, second, and third aspects of the present invention, a protrusion protruding toward the chip mounting side is provided in a required area of the mounting area of the semiconductor chip. Since the back surface of the semiconductor chip has a portion that does not contact the protruding portion, a part of the back surface of the semiconductor chip faces from outside the required area, and is thereby formed on a part of this back surface. The connection between the pad and the lead pin becomes possible.
また、第４の発明によれば、リードピンの端部が、絶
縁体層の側面まで延長されているので、延長されたリー
ドピンの端部が、搭載される半導体チップの側面に対向
することになり、半導体チップの側面のパッドとリード
ピンとを容易に接続できることになる。According to the fourth aspect, since the end of the lead pin is extended to the side surface of the insulator layer, the extended end of the lead pin faces the side surface of the semiconductor chip to be mounted. Thus, the pads on the side surfaces of the semiconductor chip and the lead pins can be easily connected.
第１図（Ａ）は第１の発明の一実施例の断面図、第１図
（Ｂ）はその平面図、第２図は第１図のパッケージに半
導体チップを実装した状態を示す断面図、第３図（Ａ）
は第２の発明の一実施例の断面図、第３図（Ｂ）はその
平面図、第４図は第３図のパッケージに半導体チップを
実装した状態を示す断面図、第５図（Ａ）は従来例の断
面図、第５図（Ｂ）はその平面図、第６図は従来例のパ
ッケージに半導体チップを実装した状態を示す断面図で
ある。 1,10……チップ搭載板、２……絶縁体層、3,31……リー
ドピン、4,40,41……パッケージ、5,50,51……半導体チ
ップ。1 (A) is a sectional view of an embodiment of the first invention, FIG. 1 (B) is a plan view thereof, and FIG. 2 is a sectional view showing a state where a semiconductor chip is mounted on the package of FIG. , FIG. 3 (A)
FIG. 3B is a cross-sectional view of one embodiment of the second invention, FIG. 3B is a plan view thereof, FIG. 4 is a cross-sectional view showing a state where a semiconductor chip is mounted on the package of FIG. 3, and FIG. ) Is a cross-sectional view of a conventional example, FIG. 5B is a plan view thereof, and FIG. 6 is a cross-sectional view showing a state in which a semiconductor chip is mounted on a package of the conventional example. 1,1 0 ...... chip mounting plate, 2 ...... insulator layer, 3,3 1 ...... lead pin, 4,4 0, 4 1 ...... package, 5,5 0, 5 1 ...... semiconductor chip.
Claims (4)
板の中央部を囲むように絶縁体層が形成され、該絶縁体
層上からリードピンが前記チップ搭載板の外方に延在形
成され、前記チップ搭載板の前記中央部に、半導体チッ
プが搭載される半導体チップ用パッケージにおいて、 前記中央部の半導体チップが搭載される領域の所要領域
に、半導体チップが搭載される側に突出している突出部
を設け、前記半導体チップ搭載時にこの半導体チップの
裏面が前記突出部と接触しない部分を有していることを
特徴とする半導体チップ用パッケージ。1. An insulating layer is formed on a conductive chip mounting plate so as to surround a central portion of the chip mounting plate, and lead pins extend from the insulating layer to outside of the chip mounting plate. In the semiconductor chip package in which a semiconductor chip is mounted at the central portion of the chip mounting plate, the semiconductor chip package projects in a required area of a region where the semiconductor chip is mounted at the central portion to a side where the semiconductor chip is mounted. A semiconductor chip package having a projection portion provided with a back surface of the semiconductor chip that does not contact the projection portion when the semiconductor chip is mounted.
ない部分は、前記半導体チップの裏面の端部であること
を特徴とする請求項１記載の半導体チップ用パッケー
ジ。2. The semiconductor chip package according to claim 1, wherein the portion of the semiconductor chip that is not in contact with the projection on the rear surface is an end of the rear surface of the semiconductor chip.
ない部分にパッドを設けたことを特徴とする請求項１ま
たは請求項２記載の半導体チップ用パッケージ。3. The semiconductor chip package according to claim 1, wherein a pad is provided on a portion of the back surface of the semiconductor chip which is not in contact with the protrusion.
板の中央部を囲むように絶縁体層が形成され、該絶縁体
層上からリードピンが前記チップ搭載板の外方に延在形
成され、前記チップ搭載板の前記中央部に、半導体チッ
プが搭載される半導体チップ用パッケージにおいて、 前記絶縁体層上の前記リードピンの端部が、チップ搭載
板の内方の絶縁体層の側面まで延長されることを特徴と
する半導体チップ用パッケージ。4. An insulating layer is formed on a conductive chip mounting plate so as to surround a central portion of the chip mounting plate, and lead pins extend outward from the chip mounting plate from above the insulating layer. In a semiconductor chip package in which a semiconductor chip is mounted on the central portion of the chip mounting plate, an end of the lead pin on the insulator layer is formed on a side surface of the insulator layer inside the chip mounting plate. A semiconductor chip package that is extended to
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2231970A JP2833178B2 (en) | 1990-08-29 | 1990-08-29 | Package for semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2231970A JP2833178B2 (en) | 1990-08-29 | 1990-08-29 | Package for semiconductor chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04109644A JPH04109644A (en) | 1992-04-10 |
| JP2833178B2 true JP2833178B2 (en) | 1998-12-09 |
Family
ID=16931905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2231970A Expired - Fee Related JP2833178B2 (en) | 1990-08-29 | 1990-08-29 | Package for semiconductor chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833178B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3011233B2 (en) | 1997-05-02 | 2000-02-21 | 日本電気株式会社 | Semiconductor package and its semiconductor mounting structure |
-
1990
- 1990-08-29 JP JP2231970A patent/JP2833178B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04109644A (en) | 1992-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2535651B2 (en) | Semiconductor device | |
| JP2931741B2 (en) | Semiconductor device | |
| JP2000068444A (en) | Semiconductor device | |
| JPH09260436A (en) | Semiconductor device | |
| JPH01205544A (en) | Assembly tape of integrated circuit device | |
| JP2833178B2 (en) | Package for semiconductor chip | |
| JP2001035961A (en) | Semiconductor and manufacture thereof | |
| JPS622628A (en) | Semiconductor device | |
| JP2506452Y2 (en) | Side emitting display | |
| JPH02133942A (en) | Ceramic-chip carrier type semiconductor device | |
| JP2756791B2 (en) | Resin-sealed semiconductor device | |
| JPH0631723Y2 (en) | Semiconductor device | |
| JPH037971Y2 (en) | ||
| JP4540216B2 (en) | Manufacturing method of semiconductor module | |
| JP2551243B2 (en) | Semiconductor device | |
| JPH0448769A (en) | Semiconductor device | |
| JPH07169871A (en) | Semiconductor device | |
| JPH0366150A (en) | Semiconductor integrated circuit device | |
| JPS6120780Y2 (en) | ||
| JPH01146548U (en) | ||
| JPH05326833A (en) | Semiconductor mounting substrate | |
| JPH04144161A (en) | Semiconductor integrated circuit device | |
| JPH0590336A (en) | Tape carrier package | |
| JPH08279572A (en) | Semiconuctor package and packaging structure thereof | |
| JPS60100459A (en) | Package for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071002 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |