JPH0431148B2 - - Google Patents
Info
- Publication number
- JPH0431148B2 JPH0431148B2 JP60027113A JP2711385A JPH0431148B2 JP H0431148 B2 JPH0431148 B2 JP H0431148B2 JP 60027113 A JP60027113 A JP 60027113A JP 2711385 A JP2711385 A JP 2711385A JP H0431148 B2 JPH0431148 B2 JP H0431148B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- grid
- land
- lands
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 17
- 230000009466 transformation Effects 0.000 claims description 4
- 230000002452 interceptive effect Effects 0.000 claims description 3
- 230000001131 transforming effect Effects 0.000 claims 1
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリント回路基板配線方法、特に、配
線パターンを計算機を用いて設計するプリント回
路基板配線方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a printed circuit board wiring method, and particularly to a printed circuit board wiring method in which a wiring pattern is designed using a computer.
近年のプリント板は、高密度化，大型化が進
み、配線設計を行なうために、自動配線プログラ
ムが不可欠なツールとして用いられている。
In recent years, printed circuit boards have become denser and larger, and automatic wiring programs are now being used as an indispensable tool for wiring design.
これらの配線プログラムには、迷路法，ライン
サーチ法，パタン限定法等がある。 These wiring programs include a maze method, a line search method, a pattern limitation method, and the like.
いずれの方法も、基板を設計基準に基づいた格
子に分割し、全てのパタンを格子座標系で取扱つ
ている。また、この格子系は通常、Dual in
Line型パツケージのピン間ピツチ2.54mmを基本に
した主格子と、主格子間を分割した副格子から形
成されている。 In either method, the substrate is divided into lattices based on design standards, and all patterns are handled in a lattice coordinate system. Additionally, this lattice system is typically dual in
It is made up of a main grid based on the 2.54mm pitch between the pins of a line-type package, and a sub-grid that is divided between the main grids.
しかし、近年のLSIパツケージの多様化から、
これらの従来の格子系に合わないピンピツチ，ピ
ン形状をもつた部品が多くなつてきている。ま
た、自動部品挿入機の利用のために、部品ピンの
穴径，ランド径を大きくする処理も行なわれてい
る。 However, due to the diversification of LSI packages in recent years,
There are an increasing number of parts having pin pitches and pin shapes that do not match these conventional lattice systems. Furthermore, for the use of automatic component insertion machines, the hole diameter and land diameter of component pins are increased.
従来のプリント回路基板配線方法では、パタン
の位置，形状の実寸法を四捨五入等の方法で格子
座標変換して表現している。
In conventional printed circuit board wiring methods, the actual dimensions of the position and shape of a pattern are represented by lattice coordinate transformation using methods such as rounding.
上述した従来のプリント回路基板配線方法で
は、ランド間のピツチが小さかつたり、ランド形
状が大きいため、ラン間に空格子がない場合は、
格子にのらない配線が可能な場合でも、この間を
配線できないという欠点があつた。
In the conventional printed circuit board wiring method described above, the pitch between the lands is small or the land shape is large, so if there is no vacancy between the runs,
Even if wiring that does not fit on the grid is possible, there is a drawback that it is not possible to route between the grids.
特に、この種のランドがプリント基板中央部に
多数ある場合は、自動配線プログラムの配線率が
極端に落ちるため、人手設計せざるを得ず、ま
た、人手設計パタンから、マスクデータを作るた
めのデイジタイズ作業においても、非格子パタン
のデータを入力するのに多くの時間を要するとい
う欠点があつた。 In particular, if there are many lands of this type in the center of the printed circuit board, the wiring rate of the automatic wiring program will be extremely low, so manual design will be necessary. The digitizing process also has the disadvantage that it takes a lot of time to input data for non-grid patterns.
本発明のプリント回路基板配線方法は、格子座
標系で形状表現されている隣り合うランド間の配
線可能格子数と、当該ランド間に非格子配線を行
なつた場合の配線可能ライン数とを比較し、非格
子配線可能ライン数の方が多い場合に、ランド形
状を変形させ、当該ランド間に、非格子配線可能
ライン数分の格子を空格子とするランド形状変形
ステツプと、自動配線プログラムおよび対話型配
線プログラムを用いて配線手法を行なつた後、当
該ランド間の格子上を通るラインについてのみ、
非格子系のパタンに変形させるパタン変形ステツ
プとを含んで構成される。
The printed circuit board wiring method of the present invention compares the number of lines that can be wired between adjacent lands expressed in a grid coordinate system with the number of lines that can be wired when non-grid wiring is performed between the lands. However, when the number of non-grid wiring lines is larger than the number of non-grid wiring lines, a land shape modification step is performed in which the land shape is changed and the grids corresponding to the number of non-grid wiring lines are made empty between the lands, and an automatic wiring program and After performing the wiring method using the interactive wiring program, only the lines that pass on the grid between the lands are
The pattern transformation step transforms the pattern into a non-lattice pattern.
次に、本発明の実施例について、図面を参照し
て詳細に説明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.
第１図ａ，ｂ，ｃは本発明の一実施例を示すパ
タン図である。 FIGS. 1a, b, and c are pattern diagrams showing one embodiment of the present invention.
第１図ａは、ランドの格子座標系での表現、第
１図ｂは、該ランドの変形後の形状及び、ランド
間を通過する配線パタン、第１図ｃは、該ランド
の実寸法での形状及び非格子パタンに変形された
配線パタンを示す。 Figure 1a shows the representation of the land in a lattice coordinate system, Figure 1b shows the shape of the land after deformation and the wiring pattern passing between the lands, and Figure 1c shows the actual dimensions of the land. 3 shows a wiring pattern transformed into a shape and a non-lattice pattern.
第１図ａに示す格子座標系ランド形状ではラン
ド１，ランド２，ランド３，ランド４の間に配線
可能格子は存在しない。また、各ランド間の実際
の距離ｌ，ランド径d1，d2，線巾Ｗ，最小導体間
隔Ｓとする時、非格子配線可能本数ｎは
ｎ＝〔（ｌ−１／２d1−１／２d2−Ｓ）／（Ｗ＋Ｓ）
〕
ｎ：整数，（〔ｆ〕はｆをこえない整数値の最
大）で表わされる。 In the lattice coordinate system land shape shown in FIG. 1a, there is no wireable lattice between land 1, land 2, land 3, and land 4. Also, when the actual distance between each land is l, the land diameters d 1 and d 2 , the wire width W, and the minimum conductor spacing S, the number of possible non-grid wires n is n=[(l-1/2d 1 -1 /2d 2 -S)/(W+S)
] n: Integer, ([f] is the maximum integer value not exceeding f).
ｎ１のとき、このランド間に非格子配線が可
能となる。各ランドにつき、自分自身の右方向と
上方向の隣接するランドとの間の配線格子数と上
述の式で表わされる非格子配線可能数ｎとを比較
し、非格子配線可能数の方が多い場合に、自身の
右方向もしくは上方向のランド形状を縮めて、空
格子を発生させ、ランド間の空格子をｎケとす
る。 When n1, non-lattice wiring is possible between these lands. For each land, compare the number of wiring grids between its own right side and the adjacent land above with the number n of possible non-grid wirings expressed by the above formula, and find out which number of possible non-grid wirings is larger. In this case, the shape of the land to the right or above is shrunk to generate a vacant lattice, and the number of vacancies between the lands is n.
第１図ｂのランド形状１１，１２，１３が本処
理を施した後の形状である。本図では、右方向の
ランドだけを想定している。ランドｆは、右方向
に隣接ランドがないため、変形されていない。第
１図ｂの配線パタン１５，１６，１７は、ランド
が変形されて空いた格子上を通つたパタンであ
る。ランド変形後は、自動配線プログラム及び対
話型配線プログラムは、従来とまつたく同じ手法
を用いてよい。 The land shapes 11, 12, and 13 in FIG. 1b are the shapes after this treatment. In this diagram, only the rightward land is assumed. Land f is not deformed because there is no adjacent land in the right direction. The wiring patterns 15, 16, 17 shown in FIG. 1B are patterns in which the lands are deformed and pass over a vacant grid. After land deformation, the automatic wiring program and the interactive wiring program may use the same techniques as before.
第１図ｃは、配線設計終了後、上述の変形処理
で生じた格子上を通るパタンを非格子系パタンに
変形した例である。ランド２１，２２，２３，２
４，配線パタン２５，２６，２７は全て実寸で表
わしている。 FIG. 1c shows an example in which the pattern passing on the grid generated by the above-mentioned modification process is transformed into a non-grid pattern after the wiring design is completed. Land 21, 22, 23, 2
4. All wiring patterns 25, 26, and 27 are shown in actual size.
プリント基板のマスクデータとしてはこのデー
タが使われる。本図では非格子パタン部分と格子
パタン部分の線巾が同じであるが、同一巾ではラ
ンド間が通過できない時は、ランド間の部分だけ
別の線巾を用いる事が可能である。 This data is used as mask data for printed circuit boards. In this figure, the line widths of the non-lattice pattern part and the lattice pattern part are the same, but if it is not possible to pass between lands with the same width, it is possible to use a different line width only for the part between the lands.
本発明のプリント回路基板配線方法は、自動配
線プログラムでは対応できなかつた非格子配線を
可能にし、多種多様な部品の混在するプリント基
板の自動配線ができるという効果がある。
The printed circuit board wiring method of the present invention enables non-grid wiring, which cannot be handled by automatic wiring programs, and has the advantage of being able to automatically wire printed circuit boards containing a wide variety of components.
また、自動配線プログラムの前処理、後処理と
いう構成をとつているため、従来の自動配線プロ
グラムに影響を与えないという効果がある。特に
迷路法についてはまつたく同じプログラムが使え
る。 Furthermore, since the automatic wiring program is configured with pre-processing and post-processing, it has the effect of not affecting conventional automatic wiring programs. In particular, the same program can be used for the maze method.
第１図ａは本発明の一実施例を示す格子座標表
現によるランド形状、第１図ｂは変形後のランド
形状、第１図ｃは第１図ｂのパタンの最終的な非
格子パタンへの変形結果を示すパタン図である。
１〜４，１１〜１４，２１〜２４……ランド形
状、１５〜１７，２５〜２７……配線パタン、
ａ，ｂ……格子。
Fig. 1a shows the land shape expressed in lattice coordinates showing one embodiment of the present invention, Fig. 1b shows the land shape after deformation, and Fig. 1c shows the final non-lattice pattern of the pattern in Fig. 1b. It is a pattern diagram which shows the transformation result of. 1-4, 11-14, 21-24... land shape, 15-17, 25-27... wiring pattern,
a, b... Lattice.
Claims (1)
路基板上の隣り合うランド間の配線可能格子数
と、当該ランド間に非格子配線を行なつた場合の
配線可能ライン数とを比較し非格子配線可能ライ
ン数の方が多い場合に、ランド形状を変形させ、
当該ランド間に非格子配線可能ライン数分の格子
を空格子とするランド形状変形ステツプと、自動
配線プログラムおよび対話型配線プログラムを用
いて配線設計を行なつた後当該ランド間の格子上
を通るラインについてのみ、非格子系のパタンに
変形させるパタン変形ステツプとを含む事を特徴
とするプリント回路基板配線方法。1 Compare the number of lines that can be wired between adjacent lands on the printed circuit board, which is expressed in a grid coordinate system, with the number of lines that can be wired when non-grid wiring is performed between the lands. When the number of possible lines is larger, the land shape is changed,
After designing the wiring using a land shape transformation step in which the number of grids corresponding to the number of non-grid wiring lines between the lands are empty, and an automatic wiring program and an interactive wiring program, the wiring is designed to pass on the grid between the lands. A method for wiring a printed circuit board, comprising a step of transforming only lines into a non-lattice pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027113A JPS61187293A (en) | 1985-02-14 | 1985-02-14 | Wiring for printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027113A JPS61187293A (en) | 1985-02-14 | 1985-02-14 | Wiring for printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61187293A JPS61187293A (en) | 1986-08-20 |
| JPH0431148B2 true JPH0431148B2 (en) | 1992-05-25 |
Family
ID=12212010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60027113A Granted JPS61187293A (en) | 1985-02-14 | 1985-02-14 | Wiring for printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61187293A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01237881A (en) * | 1988-03-18 | 1989-09-22 | Fujitsu Ltd | Automatic wiring processor |
-
1985
- 1985-02-14 JP JP60027113A patent/JPS61187293A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61187293A (en) | 1986-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070300195A1 (en) | Method and computer program product for interlayer connection of arbitrarily complex shapes under asymmetric via enclosure rules | |
| JPH0431148B2 (en) | ||
| JPH06310600A (en) | Automatic wiring device in designing semiconductor integrated circuit | |
| JPH0253824B2 (en) | ||
| JPH06124322A (en) | Wiring method for equal-length specified network | |
| JP2927319B2 (en) | Wiring information processing method | |
| JPS6381891A (en) | Printed wiring board and method of editing data for making pattern film of the board | |
| JPH04293170A (en) | Wiring processor of automatic design device for multilayer printed wiring board | |
| JPH0245224B2 (en) | ||
| JPS63313277A (en) | Method for checking wiring pattern | |
| JP4181112B2 (en) | Substrate height reference point automatic setting method | |
| JPH04372068A (en) | Closed graphic data processing method | |
| JPH02271474A (en) | Check system for wiring pattern | |
| JP2914025B2 (en) | LSI automatic placement and routing processing method | |
| JPS58207694A (en) | Method of designing connection of printed board wiring | |
| JPS62120042A (en) | Automatic wiring system | |
| JPH0221633A (en) | Wiring system | |
| JPS61166092A (en) | Printed wiring board | |
| JP3014736B2 (en) | Split wiring method for printed wiring boards | |
| JPH07141413A (en) | Wiring method for wiring pattern | |
| JPS61253583A (en) | Production of approximating surface | |
| JPH01318300A (en) | Mounting sequence determining and processing system | |
| JPH03108069A (en) | Wiring pattern shaping device | |
| JPH05250441A (en) | Wiring designing method | |
| JPS6386597A (en) | Automatic wiring process of pattern in printed wiring board |