JPH04309003A - 自動利得制御回路 - Google Patents

自動利得制御回路

Info

Publication number
JPH04309003A
JPH04309003A JP7325691A JP7325691A JPH04309003A JP H04309003 A JPH04309003 A JP H04309003A JP 7325691 A JP7325691 A JP 7325691A JP 7325691 A JP7325691 A JP 7325691A JP H04309003 A JPH04309003 A JP H04309003A
Authority
JP
Japan
Prior art keywords
signal
level
circuit
control
fluctuation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7325691A
Other languages
English (en)
Inventor
Toshihiko Kuroki
黒木 俊彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7325691A priority Critical patent/JPH04309003A/ja
Publication of JPH04309003A publication Critical patent/JPH04309003A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば通信システムに
おいて受信入力信号の信号レベルを一定化するために使
用される自動利得制御回路に関する。
【0002】
【従来の技術】一般に、ディジタル信号やアナログ信号
を伝送して所要の通信を行なう通信システムにおいては
、伝送路を伝搬する過程で変動した入力信号の信号レベ
ルを調整するために自動利得制御(AGC)回路を用い
ている。
【0003】図3は従来のAGC回路の構成の一例を示
すものである。同図において、このAGC回路は可変利
得増幅器1と制御回路部2とから構成されている。上記
可変利得増幅器1は、入力されたパイロット信号の信号
レベルを上記制御回路部2の制御に従って可変制御する
。また、上記制御回路部2はフィルタ回路3と、差動増
幅器4と、基準電圧発生回路5と、差分信号出力回路(
ERR)6とを備えている。フィルタ回路3は、上記可
変利得増幅器1から出力された信号の中からパイロット
信号のみを抽出する。差動増幅器4は、上記フィルタ回
路3により得られたパイロット信号のレベルと、基準電
圧発生回路5から供給される基準電圧との比較を行なっ
て両者の差成分を検出して出力する。差分信号出力回路
6は、上記差動増幅器4により得られたレベル変動量を
表す信号に基づいて上記可変利得増幅器1の制御を行な
うための制御信号を生成し、これを前記可変利得増幅器
1に供給してその利得を可変制御する。
【0004】このような構成において、いま本信号とパ
イロット信号とを含んだ信号Sが可変利得増幅器1に入
力されたとする。そうすると、この信号Sは可変利得増
幅器1において増幅されたのち、その一部は制御回路部
2に供給される。制御回路部2に供給された前記本信号
とパイロット信号とを含んだ信号Sは、先ずフィルタ回
路3によってろ波される。そうすると、前記信号Sのう
ちパイロット信号のみが抽出されて、これが差動増幅器
4に入力される。差動増幅器4では、このパイロット信
号のレベルと基準電圧発生回路5から供給される基準電
圧との差が検出され、この偏差信号が差分信号出力回路
6に入力される。そして、差分信号出力回路6からは上
記偏差信号に基づいてその偏差分を零にするための制御
信号が生成されて可変利得増幅器1に供給され、これに
よりその増幅利得が制御される。従って、可変利得増幅
器1においては入力信号Sのレベルが一定になるように
制御される。
【0005】
【発明が解決しようとする課題】ところが、このような
従来のAGC回路には、次のような解決すべき課題があ
った。すなわち、一般に通信システムの受信装置におい
ては通常の伝送路損失変動を受けた信号のほかに、種々
の要因によって通常の変動レベルを大きく外れた特異な
信号が入力されることがある。このような特異な信号の
発生要因としては、通信系統の異常事態に起因すること
の他に、例えば定期保守点検時における入力信号遮断、
さらにこれに続く入力信号復帰に伴っておきる信号の急
激なレベル変動などがある。
【0006】このような異常信号が入力されると、従来
のAGC回路は一般にその利得制御が入力に対してほぼ
瞬時に行なわれているため、AGC系がこの信号の以上
変動に常に応答してしまい、その結果系が飽和して動作
不能状態に陥るなどの不具合が発生し非常に好ましくな
かった。
【0007】そこで本発明の目的は、入力信号レベルの
以上な変動に対しては応答しないようにし、これにより
安定したAGC出力を得ることのできるAGC回路を提
供することにある。
【0008】
【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明においては次のような手段を講
じた。すなわち、入力信号を増幅して出力する可変利得
増幅器と、この可変利得増幅器から出力された信号のレ
ベル変動情報を検出するための変動検出手段と、予想さ
れる異常変動パターンを予め記憶するための記憶手段と
、前記変動検出手段により検出されたレベル変動パター
ンを前記記憶手段に記憶されている異常変動パターンと
比較し、両パターンが所定量以上類似しているか否かを
判定するためのパターン判定手段とを備える。そして、
この判定手段により所定量以上類似していないと判定さ
れた場合には、前記変動検出手段により検出されたレベ
ル変動に応じた制御信号を生成して前記可変利得増幅器
の利得を制御するようにする。一方、所定量以上類似し
ていると判定された場合には、制御信号生成手段により
正常な信号レベルに応じた制御信号を生成して前記可変
利得増幅器の利得を制御するようにする。
【0009】また本発明は上記制御信号生成手段として
、上記パターン判定手段によりパターンが所定量以上類
似していると判定された場合に、上記変動検出手段によ
り異常なレベル変動が検出される直前の検出レベルに応
じた制御信号を生成して可変利得増幅器の利得を制御す
るようにしたことも特徴とする。
【0010】
【作用】この結果本発明によれば、通信系統の異常や保
守点検時の入力信号断による異常な変動が生じても、こ
の異常変動に対しAGC回路は誤応答しないようになる
。このため、AGC回路の制御系が飽和状態になって動
作不能になる不具合は防止され、これにより常に安定な
AGC動作を行なうことが可能となる。
【0011】
【実施例】図1は本発明の一実施例に係る自動利得制御
(AGC)回路の構成を示す回路ブロック図であり、入
力信号中のパイロット信号のレベルを基にAGCを行な
うものである。なお、図3と同一部分には同一符号を付
してある。
【0012】同図において制御回路部2はフィルタ回路
3と、差動増幅器4と、基準電圧発生回路5と、差分信
号発生回路(ERR)6と、アナログ・ディジタル(A
/D)変換器7と、記憶回路(RAM)8と、変動パタ
ーン記憶回路(ROM)9と、制御回路(CONT)1
0と、ディジタル・アナログ(D/A)変換器13とを
備えている。差分信号発生回路6から出力された偏差信
号はA/D変換器7によりディジタル信号に変換された
のち、記憶回路8に記憶される。変動パターン記憶回路
9には予想される種々の異常変動パターンがディジタル
信号情報として予め記憶してある。異常変動パターンと
しては、例えば前述したように信号入力が突然無くなる
場合の信号レベルの変化パターンがある。
【0013】制御回路10は例えばマイクロコンピュー
タからなり、その制御機能として変動パターン判定手段
11と、制御信号生成手段12とを備えている。変動パ
ターン判定回路11は、一定の時間間隔で記憶回路8に
記憶された差分信号の変化パターンと変動パターン記憶
回路9に記憶されている異常変動パターンとを比較し、
これにより異常変動パターンと一致または類似する差分
信号の変化パターンを検出している。制御信号生成手段
12は、前記変動パターン判定回路11により異常変動
パターンに類似する差分信号の変化パターンが検出され
た場合には、この変化パターンが検出される直前の差分
信号を記憶回路8から読出し、この差分信号の差成分を
零にするための制御信号を発生して、これを可変利得増
幅器1にフィードバックするものである。次に以上のよ
うに構成されたAGC回路の動作を説明する。
【0014】可変利得増幅器1から出力された本信号と
監視信号(パイロット信号)とを含む信号Sは制御回路
部2に入力され、フィルタ回路3によりパイロット信号
のみが抽出される。このパイロット信号は差動増幅器4
に入力され、ここで基準電圧発生回路5から供給される
基準電圧信号との差電圧が出力される。そして差電圧は
差分信号出力回路6に入力されて差分信号となって出力
される。この差分信号はA/D変換器7においてディジ
タル信号に変換された後、記憶回路8に記憶される。
【0015】制御回路10は図2に示す如くステップ2
aで一定時間Tの経過を監視しており、一定時間Tが経
過する毎にステップ2bでこの時点までに記憶された所
定時間分の差分信号の変化パターンをRAM8から読み
出す。またステップ2cにより変動パターン記憶回路(
ROM)9に予め記憶されている種々の異常変動パター
ンを各々読出し、上記RAM8から読出した差分信号の
変化パターンをこれらの異常変動パターンとステップ2
dでそれぞれ比較する。そして比較結果から種々の異常
変動パターンの中に類似する変化パターンが存在するか
否かの判定をステップ2eで行なう。
【0016】この判定の結果、差分信号の変化パターン
が、記憶回路9に予め記憶されている異常変動パターン
のいずれにも該当しない場合には、制御回路10は通常
の補正すべき変化パターンが入力されていると判断し、
ステップ2fで記憶回路8に記憶されている差分信号に
応じてこの差分を零にするための利得制御信号を生成し
、この制御信号をステップ2gで可変利得増幅器1の利
得制御端子に供給する。従って、例えばフェージングや
符号パターンの変化等によって受信入力信号にレベル変
動が発生しても、このレベル変動は可変利得増幅器1に
より補正され、この結果、レベルが一定に保持された受
信信号が出力される。
【0017】一方、いま仮に保守点検作業中に入力信号
が一時的に断になったとする。そうすると、制御回路1
0はステップ2d,2eにおいてこの入力信号断による
差分信号の異常な変化パターンを検出し、ステップ2h
に移行する。そして、このステップ2hで記憶回路8か
ら上記異常な変化パターンが入力される直前に記憶され
た差分信号を読出し、ステップ2iでこの差分信号に対
応する利得制御信号を生成して、この制御信号をステッ
プ2jで可変利得増幅器1に供給する。つまり、上記異
常変動パターンについては無視して、この異常変動が生
じる直前の正常なレベルに基づいてAGC動作を行なう
。従って、入力断等に伴う異常変動が生じても、AGC
系がこの異常変動に対応して飽和状態に陥る不具合は回
避され、この結果安定なAGC動作を行ない得る。
【0018】このように本実施例であれば、AGC回路
においては異常変動を伴った入力信号と通常の変動範囲
内の入力信号とを区別でき、異常変動が入力された場合
にはこれを無視して、その直前の入力レベルに応じてA
GC動作が継続されるので、入力信号断などの急激で異
常なレベル変動時においても常に安定したAGC出力を
得ることができる。
【0019】なお、本発明は上記実施例に限定されるも
のではない。例えば上記実施例では受信回路に入力され
る信号中のパイロット信号レベルを基に利得制御を行な
う通信システムについて述べたが、その他に例えばテレ
ビビジョン(TV)信号の受信回路やPCM(Puls
 Code Modulation)通信システムの端
末や中継器に適用することも可能である。つまりTV信
号の受信回路に設けられたAGC回路おいては、到来す
るTV信号に含まれる同期信号を常に監視しているが、
カメラ切換え等の際には突然この信号の入力が無くなっ
てしまう。そして再度この受信回路に信号入力が行なわ
れた時には前述したように系が飽和してしまう。このよ
うなTV信号の受信回路に設けられたAGC回路では、
カメラ切換え等の際に発生するレベル変動パターンを日
毎パターンで予め記憶しておき、これにより安定したA
GC動作が可能となる。またPCM機器においては、入
力される信号レベルは通常プラスマイナス数dB変動す
る為これをAGC回路で補正しているが、前述同様に保
守点検等の際に発生する急激な入力変動に対しては無防
備である。この為このような機器についても利得制御手
段として本AGC回路を適用すれば、上記保守点検等に
よる急激な入力変動に対しても安定なAGC動作を行な
い得る。その他、本発明の要旨を逸脱しない範囲で種々
変形して実施できる。
【0020】
【発明の効果】受信回路に入力される異常変動パターン
を予め記憶し、このような変動を伴った入力信号の到来
に対してはAGC回路の応答を行なわず、通常変動に対
応する制御信号を発生するようにしているので、AGC
回路の制御系が飽和状態になって動作不能になる不具合
は防止され、これにより入力信号の急激な変動に対して
も常に安定したAGC出力を得ることのできるAGC回
路を提供できる。
【図面の簡単な説明】
【図1】本発明の一実施例に係わるパイロット信号レベ
ルを基に利得制御を行なうようにしたAGC回路の一例
を示す回路ブロック図。
【図2】図1に示したAGC回路の制御回路の制御手順
および制御内容を示すフローチャート。
【図3】従来例に係わるパイロット信号レベルを基に利
得制御を行なうようにしたAGC回路の一例を示す回路
ブロック図。
【符号の説明】
S…入力信号、1…可変利得増幅器、2…制御回路部、
3…フィルタ回路、4…差動増幅器、5…基準電圧発生
回路、6…差分信号出力回路(ERR)、7…アナログ
・ディジタル(A/D)変換器、8…記憶回路(RAM
)、9…変動パターン記憶回路(ROM)、10…制御
回路(CONT)、11…変動パターン判定手段、12
…制御信号生成手段、13…ディジタル・アナログ(D
/A)変換器。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  入力信号をレベル制御して出力する可
    変利得増幅器と、この可変利得増幅器から出力された信
    号のレベル変動情報を検出するための変動検出手段と、
    予想される異常変動パターンを予め記憶するための記憶
    手段と、前記変動検出手段により検出されたレベル変動
    パターンを前記記憶手段に記憶されている異常変動パタ
    ーンと比較し、両パターンが所定量以上類似しているか
    否かを判定するためのパターン判定手段と、この判定手
    段により所定量以上類似していないと判定された場合に
    は前記変動検出手段により検出されたレベル変動に応じ
    た制御信号を生成して前記可変利得増幅器の利得を制御
    し、一方、所定量以上類似していると判定された場合に
    は正常な信号レベルに応じた制御信号を生成して前記可
    変利得増幅器の利得を制御する制御信号生成手段とを具
    備したことを特徴とする自動利得制御回路。
  2. 【請求項2】  制御信号生成手段は、判定手段により
    パターンが所定量以上類似していると判定された場合に
    は、変動検出手段により異常なレベル変動が検出される
    直前の検出レベルに応じた制御信号を生成して可変利得
    増幅器の利得を制御することを特徴とする請求項1に記
    載の自動利得制御回路。
JP7325691A 1991-04-05 1991-04-05 自動利得制御回路 Pending JPH04309003A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7325691A JPH04309003A (ja) 1991-04-05 1991-04-05 自動利得制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7325691A JPH04309003A (ja) 1991-04-05 1991-04-05 自動利得制御回路

Publications (1)

Publication Number Publication Date
JPH04309003A true JPH04309003A (ja) 1992-10-30

Family

ID=13512916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7325691A Pending JPH04309003A (ja) 1991-04-05 1991-04-05 自動利得制御回路

Country Status (1)

Country Link
JP (1) JPH04309003A (ja)

Similar Documents

Publication Publication Date Title
US4700348A (en) Hot standby communications system
US5450035A (en) Automatic gain control apparatus
KR100559756B1 (ko) 부호 분할 다중 접속 시스템에서의 송신 전력 제어 회로 및 방법
JPH04309003A (ja) 自動利得制御回路
KR100595839B1 (ko) 잡음신호를 이용한 이득 보상 장치 및 그 방법
JPH05308234A (ja) 自動利得制御増幅器
JPH08316757A (ja) 自動利得制御方式
JPH0715718A (ja) 双方向catvシステム及びこれに用いられる双方向catv中継増幅装置
JPS61267404A (ja) 光受信装置
JPH0142163B2 (ja)
JP2000201040A (ja) 出力増幅回路
JP3504080B2 (ja) バースト信号受信装置
JPH05347523A (ja) 自動利得制御回路
JP2932863B2 (ja) 出力レベル設定回路
JP2833882B2 (ja) 送信電力制御方式
JPH02113612A (ja) 自動利得制御回路
JPS5925532B2 (ja) 光受信装置における自動利得制御方式
JPH042210A (ja) 自動利得制御回路
JPS6228611B2 (ja)
JPS58207737A (ja) 伝送信号の振幅制限方式
JPS5838036A (ja) レベル検出方式
JPH05211414A (ja) 送信出力制御回路
JPH04137933A (ja) フェージング検出方式
JPH11340763A (ja) 利得制御回路
JPH02166931A (ja) 警報信号選択回路