JPH04303969A - 電力用半導体装置 - Google Patents
電力用半導体装置Info
- Publication number
- JPH04303969A JPH04303969A JP9324391A JP9324391A JPH04303969A JP H04303969 A JPH04303969 A JP H04303969A JP 9324391 A JP9324391 A JP 9324391A JP 9324391 A JP9324391 A JP 9324391A JP H04303969 A JPH04303969 A JP H04303969A
- Authority
- JP
- Japan
- Prior art keywords
- thermal buffer
- power semiconductor
- semiconductor device
- semiconductor substrate
- positional deviation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000009826 distribution Methods 0.000 abstract description 4
- 239000002365 multiple layer Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は高電圧の制御に用いられ
る電力用半導体装置の改良に関するものである。
る電力用半導体装置の改良に関するものである。
【０００２】
【従来の技術】サイリスタ、トランジスタ等の電力用半
導体装置には高耐電圧化のニーズがあり、これに対応す
るためには基本的には半導体基体を厚くし抵抗率を高く
すればよい。しかしこのような構成の電力用半導体装置
は電流を流したときの熱損失が大きくなり、極めて大型
の放熱板等を必要とするようになる。そこで本発明者等
は先に、一つのパッケージ内に半導体基体を熱緩衝部お
よび電極部とともに多段に積層し放熱特性を向上させた
電力用半導体装置を発明し、すでに特願平２−２７３５
７号として出願済みである。
導体装置には高耐電圧化のニーズがあり、これに対応す
るためには基本的には半導体基体を厚くし抵抗率を高く
すればよい。しかしこのような構成の電力用半導体装置
は電流を流したときの熱損失が大きくなり、極めて大型
の放熱板等を必要とするようになる。そこで本発明者等
は先に、一つのパッケージ内に半導体基体を熱緩衝部お
よび電極部とともに多段に積層し放熱特性を向上させた
電力用半導体装置を発明し、すでに特願平２−２７３５
７号として出願済みである。
【０００３】このような多段積層型の電力用半導体装置
は、積層方向に圧力を加えて各層を密着させたものであ
るが、製造時に各層の半導体基体の上下に配置された熱
緩衝部と各層間に配置された電極部との間が相対的に回
転し易く、特にサイリスタ、トランジスタ等の３端子素
子を用いた場合には側面から取り出したゲート端子等の
位置がずれ易く、その固定に手数がかかる欠点があった
。
は、積層方向に圧力を加えて各層を密着させたものであ
るが、製造時に各層の半導体基体の上下に配置された熱
緩衝部と各層間に配置された電極部との間が相対的に回
転し易く、特にサイリスタ、トランジスタ等の３端子素
子を用いた場合には側面から取り出したゲート端子等の
位置がずれ易く、その固定に手数がかかる欠点があった
。
【０００４】
【発明が解決しようとする課題】本発明は上記した従来
の問題点を解消して、多段に積層された各段間の相対的
な回転を防止した電力用半導体装置を提供するために完
成されたものである。
の問題点を解消して、多段に積層された各段間の相対的
な回転を防止した電力用半導体装置を提供するために完
成されたものである。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
めになされた本発明は、半導体基体を熱緩衝部および電
極部とともに多段に積層した電力用半導体装置であって
、前記熱緩衝部と電極部との間に回転防止用のピンを設
けたことを特徴とするものである。
めになされた本発明は、半導体基体を熱緩衝部および電
極部とともに多段に積層した電力用半導体装置であって
、前記熱緩衝部と電極部との間に回転防止用のピンを設
けたことを特徴とするものである。
【０００６】
【実施例】以下に本発明をサイリスタ素子を４段に積層
した図示の実施例によって更に詳細に説明する。図１〜
図３は本発明の第１の実施例を示すもので、１はサイリ
スタ素子である半導体基体、２はその上側（負極側）の
熱緩衝部、３はその下側（正極側）の熱緩衝部である。 これらの熱緩衝部２、３はいずれもモリブデン製のもの
であり、半導体基体１の上下各面に固定されている。
した図示の実施例によって更に詳細に説明する。図１〜
図３は本発明の第１の実施例を示すもので、１はサイリ
スタ素子である半導体基体、２はその上側（負極側）の
熱緩衝部、３はその下側（正極側）の熱緩衝部である。 これらの熱緩衝部２、３はいずれもモリブデン製のもの
であり、半導体基体１の上下各面に固定されている。
【０００７】４は各段間に設けられた銅製の電極部であ
る。前記したモリブデン製の熱緩衝部２の上面は周囲が
高いカップ状に成形してあり、各電極部４の下面はこの
熱緩衝部２の上面に嵌合されている。一方、各電極部４
の上面には図２に拡大して示したような穴５が形成され
ており、これに対応する熱緩衝部３の下面には回転防止
用のピン６を設けてある。ピン６は実施例では銅製であ
り、図２に示すように穴５をピン６の長さよりもやや深
くして積層方向に圧力を加えたときに各層間に電気的お
よび熱的特性を阻害する原因となる偏荷重が作用しない
ように配慮してある。これにより均等な応力分布と均等
な電気的及び熱的特性が確保される。このような穴５と
ピン６により、本発明の電力用半導体装置では上側の段
の電極部４と下側の段の熱緩衝部３との相対的な位置は
正確に決定されることとなる。なお実施例では穴５とピ
ン６の位置は各段ともに一定であるが、図３に示す第２
の実施例のようにこれらの位置を１段ごとにずらること
により、更に偏荷重が作用しなくなるようにすることが
できる。
る。前記したモリブデン製の熱緩衝部２の上面は周囲が
高いカップ状に成形してあり、各電極部４の下面はこの
熱緩衝部２の上面に嵌合されている。一方、各電極部４
の上面には図２に拡大して示したような穴５が形成され
ており、これに対応する熱緩衝部３の下面には回転防止
用のピン６を設けてある。ピン６は実施例では銅製であ
り、図２に示すように穴５をピン６の長さよりもやや深
くして積層方向に圧力を加えたときに各層間に電気的お
よび熱的特性を阻害する原因となる偏荷重が作用しない
ように配慮してある。これにより均等な応力分布と均等
な電気的及び熱的特性が確保される。このような穴５と
ピン６により、本発明の電力用半導体装置では上側の段
の電極部４と下側の段の熱緩衝部３との相対的な位置は
正確に決定されることとなる。なお実施例では穴５とピ
ン６の位置は各段ともに一定であるが、図３に示す第２
の実施例のようにこれらの位置を１段ごとにずらること
により、更に偏荷重が作用しなくなるようにすることが
できる。
【０００８】実施例ではこのように半導体基体１を熱緩
衝部２、３と電極部４とともに４段に積層し、その全体
をセラミック製のパッケージ７に収納してあるが、積層
の段数は適宜増減することができる。なお８、９は接合
用合金であり、図示のように湾曲させることにより、取
付けの際に上下方向に圧力が加えられても変形できるよ
うな構造となっている。
衝部２、３と電極部４とともに４段に積層し、その全体
をセラミック製のパッケージ７に収納してあるが、積層
の段数は適宜増減することができる。なお８、９は接合
用合金であり、図示のように湾曲させることにより、取
付けの際に上下方向に圧力が加えられても変形できるよ
うな構造となっている。
【０００９】またパッケージ７には端子取り出し口１０
が形成されており、ゲート端子１１や電極端子１２を取
り出している。実施例ではゲート端子１１の先端は超音
波溶接等により半導体基体１に溶接されている。実施例
ではパッケージ７の内部はＮ２ ガスを封入してあるが
、Ｈｅ、Ａｒのような絶縁性の不活性ガス、ＳＦ６ ガ
ス等を封入してもよい。
が形成されており、ゲート端子１１や電極端子１２を取
り出している。実施例ではゲート端子１１の先端は超音
波溶接等により半導体基体１に溶接されている。実施例
ではパッケージ７の内部はＮ２ ガスを封入してあるが
、Ｈｅ、Ａｒのような絶縁性の不活性ガス、ＳＦ６ ガ
ス等を封入してもよい。
【００１０】図４、図５に示す第３の実施例では、パッ
ケージ７にヒートパイプ１３が接続してある。この実施
例ではヒートパイプ１３内のパーフロロカーボン等の絶
縁性冷媒が直接パッケージ７内の半導体基体１、熱緩衝
部２、３、電極部４等を浸漬する直接浸漬冷却沸騰方式
が採用されている。ヒートパイプ１３の先方部には放熱
板１４が設けられ、放熱性を高めている。このようにヒ
ートパイプ１３を接続することにより半導体基体１から
発生する熱を効率良く放熱させ、通電容量を向上させる
ことができる。なおこの実施例でも実施例１と同一の穴
５とピン６による位置決めがなされている。
ケージ７にヒートパイプ１３が接続してある。この実施
例ではヒートパイプ１３内のパーフロロカーボン等の絶
縁性冷媒が直接パッケージ７内の半導体基体１、熱緩衝
部２、３、電極部４等を浸漬する直接浸漬冷却沸騰方式
が採用されている。ヒートパイプ１３の先方部には放熱
板１４が設けられ、放熱性を高めている。このようにヒ
ートパイプ１３を接続することにより半導体基体１から
発生する熱を効率良く放熱させ、通電容量を向上させる
ことができる。なおこの実施例でも実施例１と同一の穴
５とピン６による位置決めがなされている。
【００１１】
【作用】このように構成された本発明の電力用半導体装
置は、各段が負担する電圧が小さくなることを利用して
高電圧の電力制御に使用されるものであるが、各段の熱
緩衝部３とその下側の電極部４との間に回転防止用のピ
ン６を設けたので、製造工程等において各段間が相対的
に回転して位置ずれを生ずることがなく、組立も容易で
ある。このため、サイリスタ、トランジスタのような３
端子素子を用いた場合にもその端子の固定が容易となり
、また輸送中の振動等による位置ずれを生ずることもな
い。更に各段間に位置ずれのおそれがないので使用時に
上下面間をクランプする際にも応力分布が均一となり、
接触性も良好であるので電気的、熱的特性を安定化させ
ることができる。しかもピンを用いたので削り出しによ
って位置決め用の凹凸を作るよりも加工が容易となる。
置は、各段が負担する電圧が小さくなることを利用して
高電圧の電力制御に使用されるものであるが、各段の熱
緩衝部３とその下側の電極部４との間に回転防止用のピ
ン６を設けたので、製造工程等において各段間が相対的
に回転して位置ずれを生ずることがなく、組立も容易で
ある。このため、サイリスタ、トランジスタのような３
端子素子を用いた場合にもその端子の固定が容易となり
、また輸送中の振動等による位置ずれを生ずることもな
い。更に各段間に位置ずれのおそれがないので使用時に
上下面間をクランプする際にも応力分布が均一となり、
接触性も良好であるので電気的、熱的特性を安定化させ
ることができる。しかもピンを用いたので削り出しによ
って位置決め用の凹凸を作るよりも加工が容易となる。
【００１２】
【発明の効果】本発明は以上に説明したように、半導体
基体にろう付けされた熱緩衝部と電極部との間に回転防
止用のピンを設けることにより、多段に積層された各段
間の相対的な回転を防止したものであり、位置ずれに起
因するリード線の端子の位置ずれ、応力分布の不均一、
電気的特性の不安定等のトラブルを解消することができ
る。よって本発明は従来の問題点を解消した電力用半導
体装置として、産業の発展に寄与するところは極めて大
である。
基体にろう付けされた熱緩衝部と電極部との間に回転防
止用のピンを設けることにより、多段に積層された各段
間の相対的な回転を防止したものであり、位置ずれに起
因するリード線の端子の位置ずれ、応力分布の不均一、
電気的特性の不安定等のトラブルを解消することができ
る。よって本発明は従来の問題点を解消した電力用半導
体装置として、産業の発展に寄与するところは極めて大
である。
【図１】本発明の第１の実施例を示す断面図である。
【図２】第１の実施例の要部を拡大して示す断面図であ
る。
る。
【図３】第２の実施例における各段のピンの位置を示す
平面図である。
平面図である。
【図４】第３の実施例を示す断面図である。
【図５】第３の実施例の放熱板の取付状態を示す正面図
である。
である。
１ 半導体基体
２ 熱緩衝部
３ 熱緩衝部
４ 電極部
５ 穴
６ 回転防止用のピン
Claims (1)
- 【請求項１】 半導体基体を熱緩衝部および電極部と
ともに多段に積層した電力用半導体装置であって、前記
熱緩衝部と電極部との間に回転防止用のピンを設けたこ
とを特徴とする電力用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9324391A JPH04303969A (ja) | 1991-03-29 | 1991-03-29 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9324391A JPH04303969A (ja) | 1991-03-29 | 1991-03-29 | 電力用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04303969A true JPH04303969A (ja) | 1992-10-27 |
Family
ID=14077076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9324391A Withdrawn JPH04303969A (ja) | 1991-03-29 | 1991-03-29 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04303969A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861666A (en) * | 1995-08-30 | 1999-01-19 | Tessera, Inc. | Stacked chip assembly |
| KR100584003B1 (ko) * | 1999-12-02 | 2006-05-29 | 삼성전자주식회사 | 적층 칩 패키지의 제조 방법 |
-
1991
- 1991-03-29 JP JP9324391A patent/JPH04303969A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861666A (en) * | 1995-08-30 | 1999-01-19 | Tessera, Inc. | Stacked chip assembly |
| KR100584003B1 (ko) * | 1999-12-02 | 2006-05-29 | 삼성전자주식회사 | 적층 칩 패키지의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9520345B2 (en) | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module | |
| US6734551B2 (en) | Semiconductor device | |
| US20170304922A1 (en) | Directly Cooled Substrates for Semiconductor Modules | |
| JP6097013B2 (ja) | パワーモジュール半導体装置 | |
| US10192811B2 (en) | Power semiconductor device | |
| WO2013089242A1 (ja) | パワーモジュール半導体装置およびその製造方法 | |
| EP3522213A1 (en) | Semiconductor device | |
| JP4220731B2 (ja) | 電力用半導体装置 | |
| JP3521757B2 (ja) | 半導体モジュール電極構造 | |
| JP2019186403A (ja) | 半導体装置 | |
| JP2005252305A (ja) | 電力用半導体装置 | |
| JPH08316382A (ja) | 半導体ダイから熱を除去するための電子モジュールおよびその製造方法 | |
| JPH04303969A (ja) | 電力用半導体装置 | |
| JP2011023748A (ja) | 電子機器装置 | |
| US10903138B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20190221494A1 (en) | Semiconductor device | |
| JP2021086933A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2809419B2 (ja) | ゲートターンオフ半導体素子 | |
| TWI718473B (zh) | 半導體裝置 | |
| JP4047572B2 (ja) | 電力用半導体装置 | |
| WO2020184304A1 (ja) | 炭化珪素半導体装置 | |
| JPH11299240A (ja) | 電力変換装置 | |
| JP7495225B2 (ja) | 半導体装置 | |
| JP2004128265A (ja) | 半導体モジュールおよび板状リード | |
| JP7165612B2 (ja) | 半導体コンデンサ装置及び半導体コンデンサ装置モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |