JPH04303274A - One-chip microcomputer - Google Patents

One-chip microcomputer

Info

Publication number
JPH04303274A
JPH04303274A JP3091595A JP9159591A JPH04303274A JP H04303274 A JPH04303274 A JP H04303274A JP 3091595 A JP3091595 A JP 3091595A JP 9159591 A JP9159591 A JP 9159591A JP H04303274 A JPH04303274 A JP H04303274A
Authority
JP
Japan
Prior art keywords
power supply
system bus
wiring
ground
output circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3091595A
Other languages
Japanese (ja)
Inventor
Shinsuke Abe
阿部 信介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3091595A priority Critical patent/JPH04303274A/en
Publication of JPH04303274A publication Critical patent/JPH04303274A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To suppress the transmission of noise generated in a system bus I/O circuit to an internal circuit as little as possible, to prevent the generation of malfunction and to obtain a highly reliable one-chip microcomputer. CONSTITUTION:The power supply metallic wiring 11 of the system bus I/O circuit 3 and the power supply wiring 10 of the internal circuit 2 are respectively wired and the ground metallic wirings 13, 12 of respective circuits 3, 2 are also respectively wired. In addition, the power supply terminals 6, 5 of respective circuits 3, 2 are respectively provided and the ground terminals 9, 8 of respective circuits 3, 2 are also respectively provided.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明はデータ処理を行うワン
チップマイクロコンピュータに関し、特に内蔵されたシ
ステムバス入出力回路の電源配線および電源端子に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a one-chip microcomputer that processes data, and more particularly to power supply wiring and power supply terminals for a built-in system bus input/output circuit.

【0002】0002

【従来の技術】図2は従来のワンチップマイクロコンピ
ュータの構成図である。図2において、1はワンチップ
マイクロコンピュータのチップ、2はチップ1内のシス
テムバス入出力回路以外に設けられた内部回路、3はデ
ータの入出力を行う上記システムバス入出力回路、4は
内部回路2およびシステムバス入出力回路3に電源を供
給するための金属配線、5,6は金属配線4に接続され
た電源端子、7は内部回路2およびシステムバス入出力
回路5にグランド電位を供給するための金属配線、8,
9は金属配線7に接続されたグランド端子である。
2. Description of the Related Art FIG. 2 is a block diagram of a conventional one-chip microcomputer. In FIG. 2, 1 is a chip of a one-chip microcomputer, 2 is an internal circuit provided in chip 1 other than the system bus input/output circuit, 3 is the system bus input/output circuit that inputs and outputs data, and 4 is an internal circuit. Metal wiring for supplying power to the circuit 2 and the system bus input/output circuit 3, 5 and 6 are power supply terminals connected to the metal wiring 4, and 7 supplies a ground potential to the internal circuit 2 and the system bus input/output circuit 5. Metal wiring for, 8,
9 is a ground terminal connected to the metal wiring 7.

【0003】このように従来のワンチップマイクロコン
ピュータにおいては、内部回路2の電源配線およびグラ
ンド配線とシステムバス入出力回路3の電源配線及びグ
ランド配線とがチップ1内部で金属配線4と金属配線7
とによってそれぞれ接続されている。
As described above, in the conventional one-chip microcomputer, the power wiring and ground wiring of the internal circuit 2 and the power wiring and ground wiring of the system bus input/output circuit 3 are connected to the metal wiring 4 and the metal wiring 7 inside the chip 1.
are connected by.

【0004】0004

【発明が解決しようとする課題】現在、ワンチップマイ
クロコンピュータの1バスマシンサイクルは数百nsと
高速化し、また、取り扱うデータのビット長が4ビット
,8ビット,16ビット,32ビットと多ビット化して
いることから、システムバスが一度に多ビット変化する
ときなど電源やグランドにノイズを印加してしまい、内
部回路の誤動作等を発生させてしまう可能性がある。 また、ワンチップマイクロコンピュータには、内部回路
としてCPUの他に様々な周辺機能回路を有しているが
、周辺機能回路が発生する信号周期はせいぜいμs〜m
sのオーダーで、しかもシステムバスのように多数の信
号線の信号が一度に変化することは非常にまれである。 したがって従来のワンチップマイクロコンピュータにお
いては、特にシステムバス入出力回路で発生するノイズ
が内部回路の誤動作を発生させる主原因となっている。
[Problems to be Solved by the Invention] Currently, the speed of one bus machine cycle of one-chip microcomputers has increased to several hundred ns, and the bit length of data handled has increased to 4 bits, 8 bits, 16 bits, and 32 bits. Because of this, when the system bus changes many bits at once, noise may be applied to the power supply or ground, potentially causing malfunctions in internal circuits. In addition, a one-chip microcomputer has various peripheral function circuits in addition to the CPU as an internal circuit, but the signal period generated by the peripheral function circuits is at most μs to m.
Moreover, it is extremely rare for the signals of a large number of signal lines to change at once, such as in a system bus. Therefore, in conventional one-chip microcomputers, noise generated particularly in the system bus input/output circuit is the main cause of malfunctions in the internal circuits.

【0005】この発明は上記のような問題点を解決する
ためになされたもので、システムバス入出力回路で発生
したノイズを内部回路に伝達するのを極力抑え、誤動作
を防止できるワンチップマイクロコンピュータを提供す
ることを目的とする。
The present invention was made to solve the above-mentioned problems, and provides a one-chip microcomputer that can minimize the transmission of noise generated in the system bus input/output circuit to internal circuits and prevent malfunctions. The purpose is to provide

【0006】[0006]

【課題を解決するための手段】この発明に係るワンチッ
プマイクロコンピュータは、システムバス入出力回路3
の電源配線およびグランド配線と内部回路2の電源配線
およびグランド配線とをそれぞれ別々に配線し、システ
ムバス入出力回路3の電源端子およびグランド端子と内
部回路2の電源端子およびグランド端子とをそれぞれ別
々に設けたものである。
[Means for Solving the Problems] A one-chip microcomputer according to the present invention has a system bus input/output circuit 3.
The power supply wiring and ground wiring of the internal circuit 2 and the power supply wiring and ground wiring of the internal circuit 2 are wired separately, and the power supply terminal and ground terminal of the system bus input/output circuit 3 and the power supply terminal and ground terminal of the internal circuit 2 are separately wired. It was established in

【0007】[0007]

【作用】システムバス入出力回路3の電源配線およびグ
ランド配線と内部回路2の電源配線及びグランド配線と
はそれぞれ別々に配線され、システムバス入出力回路3
の電源端子およびグランド端子と内部回路2の電源端子
およびグランド端子とはそれぞれ別々に設けられている
ので、システムバス入出力回路3から発生したノイズは
内部回路2に影響を及ぼさない。
[Operation] The power supply wiring and ground wiring of the system bus input/output circuit 3 and the power supply wiring and ground wiring of the internal circuit 2 are wired separately, and the system bus input/output circuit 3
Since the power supply terminal and ground terminal of the system bus input/output circuit 3 and the power supply terminal and ground terminal of the internal circuit 2 are provided separately, noise generated from the system bus input/output circuit 3 does not affect the internal circuit 2.

【0008】[0008]

【実施例】図1はこの発明の一実施例に係るワンチップ
マイクロコンピュータの構成図である。図1において、
図2に示す構成要素に対応するものには同一の符号を付
し、その説明を省略する。図1において、10は内部回
路2と電源端子5を接続する電源の金属配線、11はシ
ステムバス入出力回路3と電源端子6を接続する電源の
金属配線、12は内部回路2とグランド端子8を接続す
るグランドの金属配線、13はシステムバス入出力回路
3とグランド端子9を接続するグランドの金属配線であ
る。この実施例では、電源の金属配線10と電源の金属
配線11が別々に配線され、グランドの金属配線12と
グランドの金属配線13が別々に配線されている。シス
テムバス入出力回路3の電源端子6とグランド端子9は
近接したところに配線してもよい。また、端子5,6,
8,9も近接したところに配線してもよい。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram of a one-chip microcomputer according to an embodiment of the present invention. In Figure 1,
Components corresponding to those shown in FIG. 2 are denoted by the same reference numerals, and their explanations will be omitted. In FIG. 1, reference numeral 10 indicates power supply metal wiring connecting the internal circuit 2 and the power supply terminal 5, 11 indicates the power supply metal interconnection connecting the system bus input/output circuit 3 and the power supply terminal 6, and 12 indicates the internal circuit 2 and the ground terminal 8. A ground metal wiring 13 connects the system bus input/output circuit 3 and the ground terminal 9. In this embodiment, the power supply metal wiring 10 and the power supply metal wiring 11 are wired separately, and the ground metal wiring 12 and the ground metal wiring 13 are wired separately. The power supply terminal 6 and ground terminal 9 of the system bus input/output circuit 3 may be wired close to each other. In addition, terminals 5, 6,
8 and 9 may also be wired close to each other.

【0009】次にこの実施例の動作について説明する。 例えばシステムバス入出力回路3の動作が一度の信号変
化により大きく変化し、電源やグランドにノイズが印加
された場合でも、図1に示すようにチップ1内部で電源
の金属配線10と電源の金属配線11は別々に配線され
、グランドの金属配線12とグランドの金属配線13は
別々に配線されているので、システムバス入出力回路3
で発生したノイズの影響を内部回路2に与えることを防
ぐことができる。
Next, the operation of this embodiment will be explained. For example, even if the operation of the system bus input/output circuit 3 changes greatly due to a single signal change and noise is applied to the power supply or ground, the power supply metal wiring 10 and the power supply metal The wiring 11 is wired separately, and the ground metal wiring 12 and the ground metal wiring 13 are wired separately, so the system bus input/output circuit 3
It is possible to prevent the internal circuit 2 from being affected by the noise generated in the above.

【0010】なお、ワンチップマイクロコンピュータの
チップ1内の半導体基板が電源あるいはグランドと同電
位の場合、半導体基板を通してシステムバス入出力回路
3の電源系と内部回路2の電源系とは接続されることに
なるが、金属配線に比べて半導体基板のイピーダンスは
非常に大きいので、ノイズは減衰し、内部回路2にほと
んど影響を及ぼさない。
Note that when the semiconductor substrate in the chip 1 of the one-chip microcomputer is at the same potential as the power supply or ground, the power supply system of the system bus input/output circuit 3 and the power supply system of the internal circuit 2 are connected through the semiconductor substrate. However, since the impedance of the semiconductor substrate is much higher than that of metal wiring, the noise is attenuated and has almost no effect on the internal circuit 2.

【0011】[0011]

【発明の効果】以上のように本発明によれば、システム
バス入出力回路の電源配線およびグランド配線と内部回
路の電源配線およびグランド配線をそれぞれ別々に配線
し、システムバス入出力回路の電源端子及びグランド端
子と内部回路の電源端子およびグランド端子とをそれぞ
れ別々に設けて構成したので、システムバス入出力回路
で発生したノイズが内部回路に伝達するのを極力抑えら
れ、誤動作を防止でき、したがって信頼性の高いワンチ
ップマイクロコンピュータを提供できるという効果が得
られる。
As described above, according to the present invention, the power supply wiring and ground wiring of the system bus input/output circuit and the power supply wiring and ground wiring of the internal circuit are wired separately, and the power supply terminal of the system bus input/output circuit is connected separately. Since the power supply terminal and ground terminal of the internal circuit and the ground terminal are provided separately, transmission of noise generated in the system bus input/output circuit to the internal circuit can be suppressed as much as possible, and malfunction can be prevented. The effect is that a highly reliable one-chip microcomputer can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】この発明の一実施例に係るワンチップマイクロ
コンピュータの構成図である。
FIG. 1 is a configuration diagram of a one-chip microcomputer according to an embodiment of the present invention.

【図2】従来のワンチップマイクロコンピュータの構成
図である。
FIG. 2 is a configuration diagram of a conventional one-chip microcomputer.

【符号の説明】[Explanation of symbols]

2  内部回路 3  システムバス入出力回路 5,6  電源端子 8,9  グランド端子 2 Internal circuit 3 System bus input/output circuit 5, 6 Power terminal 8, 9 Ground terminal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  データの入出力を行うシステムバス入
出力回路と、このシステムバス入出力回路以外に設けら
れた内部回路とを備えたワンチップマイクロコンピュー
タにおいて、上記システムバス入出力回路の電源配線お
よびグランド配線と上記内部回路の電源配線およびグラ
ンド配線とをそれぞれ別々に配線し、上記システムバス
入出力回路の電源端子およびグランド端子と上記内部回
路の電源端子およびグランド端子とをそれぞれ別々に設
けたことを特徴とするワンチップマイクロコンピュータ
Claim 1: In a one-chip microcomputer comprising a system bus input/output circuit for inputting and outputting data and an internal circuit provided in addition to the system bus input/output circuit, power supply wiring for the system bus input/output circuit. The ground wiring and the power wiring and ground wiring of the internal circuit are wired separately, and the power terminal and ground terminal of the system bus input/output circuit and the power terminal and ground terminal of the internal circuit are provided separately. A one-chip microcomputer characterized by:
JP3091595A 1991-03-29 1991-03-29 One-chip microcomputer Pending JPH04303274A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3091595A JPH04303274A (en) 1991-03-29 1991-03-29 One-chip microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3091595A JPH04303274A (en) 1991-03-29 1991-03-29 One-chip microcomputer

Publications (1)

Publication Number Publication Date
JPH04303274A true JPH04303274A (en) 1992-10-27

Family

ID=14030910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3091595A Pending JPH04303274A (en) 1991-03-29 1991-03-29 One-chip microcomputer

Country Status (1)

Country Link
JP (1) JPH04303274A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648054U (en) * 1992-12-02 1994-06-28 三菱樹脂株式会社 Memory card
TWI625023B (en) * 2015-07-30 2018-05-21 Po Yuan Huang DC power wireless chip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648054U (en) * 1992-12-02 1994-06-28 三菱樹脂株式会社 Memory card
TWI625023B (en) * 2015-07-30 2018-05-21 Po Yuan Huang DC power wireless chip

Similar Documents

Publication Publication Date Title
EP0364925A1 (en) Semiconductor integrated circuit having i/o terminals allowing independent connection test
JPH04303274A (en) One-chip microcomputer
JPS5920027A (en) Semiconductor device
JPH11154103A (en) Semiconductor integrated circuit device
US6774677B2 (en) Device for linking a processor to a memory element and memory element
US6094091A (en) Interface circuit capable of preventing reflected waves and glitches
JP3315375B2 (en) Signal transmission system
US20030085757A1 (en) Semiconductor integrated circuit device
JP2662156B2 (en) Noise reduction device for integrated circuits
EP0628916A1 (en) Microprocessor with multiplexed and non-multiplexed address/data busses
JPH1065103A (en) Semiconductor integrated circuit
JPH11177025A (en) Semiconductor integrated circuit
JPH06175972A (en) Bus system
JPS6072318A (en) Logical lsi
JPH0555468A (en) Semiconductor device
JPH02146635A (en) Parity check circuit
KR100487502B1 (en) Microcomputer using triple wire bonding for noise prohibition
JPH0648243U (en) Serial-parallel conversion circuit
JP2003233451A (en) Control circuit
JPH03198283A (en) Semiconductor memory
JPH04260341A (en) Semiconductor integrated circuit device
JPH05151367A (en) Signal selecting circuit for semiconductor integrated circuit
JPH04274542A (en) Interface circuit
JPS6058715A (en) Circuit for preventing oscillation stop
JPH07248964A (en) Data processing method/device and semiconductor integrated circuit device