JPH0648243U - Serial-parallel conversion circuit - Google Patents
Serial-parallel conversion circuitInfo
- Publication number
- JPH0648243U JPH0648243U JP8722392U JP8722392U JPH0648243U JP H0648243 U JPH0648243 U JP H0648243U JP 8722392 U JP8722392 U JP 8722392U JP 8722392 U JP8722392 U JP 8722392U JP H0648243 U JPH0648243 U JP H0648243U
- Authority
- JP
- Japan
- Prior art keywords
- serial
- signal
- parallel conversion
- conversion circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】マイコンからイニシャライズ信号を受けずに簡
単にラッチ回路をイニシャライズすることを目的とす
る。
【構成】クロック信号が「H」レベルのときのラッチ信
号をイニシャライズ信号に使用する構成とした。
(57) [Summary] [Purpose] The purpose is to easily initialize the latch circuit without receiving the initialization signal from the microcomputer. [Structure] The latch signal when the clock signal is at "H" level is used as an initialization signal.
Description
【0001】[0001]
本考案は、グラフィックイコライザー用電子ボリウムやアナログファンクショ ンスイッチ等に用いられるマイクロコンピュータ・プロセスユニット(以下、「 マイコン」と言う)からの信号によって駆動するシリアル−パラレル変換回路で あり、特にそのラッチ回路をイニシャライズする構成に関する。 The present invention is a serial-parallel conversion circuit driven by a signal from a microcomputer process unit (hereinafter referred to as "microcomputer") used for an electronic volume for a graphic equalizer, an analog function switch, etc. The present invention relates to a configuration for initializing a circuit.
【0002】[0002]
図3は従来のシリアル−パラレル変換回路の一例を示す。図において、1はシ フトレジスタ、2はラッチ回路、3は出力回路、5はコントロール回路、6はマ イコンからのシリアルデータを受けるデータ入力、7はクロック入力、8はラッ チ入力、9はクリア入力、10はパラレルデータを次段回路に送るデータ出力、 11はマイコンである。 FIG. 3 shows an example of a conventional serial-parallel conversion circuit. In the figure, 1 is a shift register, 2 is a latch circuit, 3 is an output circuit, 5 is a control circuit, 6 is a data input for receiving serial data from a microcomputer, 7 is a clock input, 8 is a latch input, and 9 is Clear input, 10 is a data output for sending parallel data to the next stage circuit, and 11 is a microcomputer.
【0003】 上記のようなシリアル−パラレル変換回路では、ラッチ回路2をイニシャライ ズするにはマイコン11からのイニシャライス信号をクリア入力9に直接入力し て、イニシャライズを行ない、ラッチ回路2を初期値にセットしていた。In the serial-parallel conversion circuit as described above, in order to initialize the latch circuit 2, the initialization signal from the microcomputer 11 is directly input to the clear input 9 for initialization, and the latch circuit 2 is initialized. Was set to.
【0004】[0004]
ところが、このようなシリアル−パラレル変換回路は1個の半導体チップに形 成され、樹脂封止されて半導体装置となっている。この半導体装置とマイコン1 1を接続するには、プリント基板に配置して配線パターンによって結線されるこ とになる。このため、マイコン11にイニシャライズ信号を出力するための出力 端子をまた、シリアル−パラレル変換回路の半導体装置にはイニシャライズ信号 を入力するための入力端子であるクリア入力10が必要であった。このように半 導体装置に外部回路との接続するための端子を設けるには、大きなチップ面積を 使用しなければならなかった。 However, such a serial-parallel conversion circuit is formed in one semiconductor chip and is resin-sealed to form a semiconductor device. In order to connect the semiconductor device and the microcomputer 11 to each other, they are arranged on a printed board and connected by a wiring pattern. Therefore, it is necessary to provide an output terminal for outputting an initialization signal to the microcomputer 11 and a clear input 10 which is an input terminal for inputting an initialization signal in the semiconductor device of the serial-parallel conversion circuit. Thus, in order to provide a terminal for connecting to an external circuit in the semiconductor device, a large chip area had to be used.
【0005】 また端子数を減らす手段として、クリア信号に相当する疑似データをデータ入 力6に入力してイニシャライズする方法もある。しかしこの疑似データを入力す るにはシリアル信号のデータであるため、例えば8ビット分のシリアルデータを データ入力6に入力するにはそのビット分だけ送信する時間を必要とし、処理ビ ット数が多いシリアル−パラレル変換回路には適さない方法であった。As a means of reducing the number of terminals, there is also a method of inputting pseudo data corresponding to a clear signal to the data input 6 for initialization. However, since this pseudo data is input as serial signal data, for example, inputting 8 bits of serial data into the data input 6 requires time to transmit that bit, and the number of processing bits This method was not suitable for serial-parallel conversion circuits, which are often used.
【0006】 本考案は、上記の問題を解決するためになされたもので、マイコンからのイニ シャライズ信号を受けずに、簡単にイニシャライズを行なえるシリアル−パラレ ル変換回路を提供することを目的とする。The present invention has been made to solve the above problems, and an object of the present invention is to provide a serial-parallel conversion circuit that can easily perform initialization without receiving an initialization signal from a microcomputer. To do.
【0007】[0007]
本考案は、上記目的を達成するため、マイコンからのラッチ信号をクロック信 号のレベルによってラッチ信号とイニシャライズ信号の両方に用いる構成とした 。 In order to achieve the above object, the present invention has a configuration in which the latch signal from the microcomputer is used as both the latch signal and the initialization signal depending on the level of the clock signal.
【0008】[0008]
図1は本考案のシリアル−パラレル変換回路の実施例を示す。図において図3 と同一符合は同一または相当するものを示し、4はイニシャライズ回路である。 シリアル−パラレル変換回路は、マイコンからのシリアルデータをデータ入力6 より入力し、シフトレジスタ1にセットした後、クロック信号をラッチ入力8に 入力し、ラッチ回路2にデータを送るようになっている。したがって、ラッチ信 号が入力される時はクロック信号が「L」レベルとなる。通常動作ではクロック 信号の「H」レベルを使用していないので、このクロック信号を用いてリセット を行なうようにしたものである。つまり、クロック信号を「H」レベルとして、 ラッチ信号が入力された時、これをイニシャライズ信号として用いることができ る。 FIG. 1 shows an embodiment of the serial-parallel conversion circuit of the present invention. In the figure, the same reference numerals as those in FIG. 3 denote the same or corresponding ones, and 4 is an initialization circuit. The serial-parallel conversion circuit inputs serial data from the microcomputer through the data input 6 and sets it in the shift register 1, then inputs the clock signal into the latch input 8 and sends the data to the latch circuit 2. . Therefore, when the latch signal is input, the clock signal becomes "L" level. Since the "H" level of the clock signal is not used in normal operation, this clock signal is used for resetting. That is, when the clock signal is set to the “H” level and the latch signal is input, this can be used as the initialization signal.
【0009】 図2は本考案のイニシャライズ回路の具体例を示す。図において21a、21 bはインバータ、22a、22bはナンドゲートである。このような簡単な回路 構成により、クロック信号が「L」レベルのときは、ラッチ信号が通常のラッチ 信号として動作し、クロック信号が「H」レベルのとき、ラッチ信号をイニシャ ライズ信号として用いることができる。 したがって、マイコンとシリアル−パラレル変換回路にはイニシャライズ信号 用の端子が不要となり、また、ラッチ回路を初期値にセットすることが瞬時に行 なえるようになる。FIG. 2 shows a specific example of the initialization circuit of the present invention. In the figure, 21a and 21b are inverters, and 22a and 22b are NAND gates. With such a simple circuit configuration, when the clock signal is at the “L” level, the latch signal operates as a normal latch signal, and when the clock signal is at the “H” level, the latch signal is used as the initialization signal. You can Therefore, the microcomputer and the serial-parallel conversion circuit do not need a terminal for the initialization signal, and the latch circuit can be instantly set.
【0010】[0010]
以上説明したように、マイコンからのクロック信号のレベルと、ラッチ信号に よってイニシャライズ信号を発生させることができるので、マイコンのプログラ ム動作も簡単となり、シリアル−パラレル変換回路も簡単な構成とすることがで き、チップ面積が小さくなり、より集積度を増すことが容易にできる。また、初 期値を瞬時にセットすることができるので、ビット数が増えても有効に行なえる という利点がある。 As described above, the initialization signal can be generated by the level of the clock signal from the microcomputer and the latch signal, so the program operation of the microcomputer is simple and the serial-parallel conversion circuit is also simple. Therefore, the chip area becomes smaller, and the degree of integration can be increased more easily. Also, since the initial value can be set instantly, there is an advantage that it can be effectively performed even if the number of bits increases.
【図1】本考案のシリアル−パラレル変換回路の実施例
を示す図である。FIG. 1 is a diagram showing an embodiment of a serial-parallel conversion circuit of the present invention.
【図2】本考案のシリアル−パラレル変換回路における
イニシャライズ回路の具体的な一例を示す図である。FIG. 2 is a diagram showing a specific example of an initialization circuit in the serial-parallel conversion circuit of the present invention.
【図3】従来のシリアル−パラレル変換回路の一例を示
す図である。FIG. 3 is a diagram showing an example of a conventional serial-parallel conversion circuit.
1 シフトレジスタ 2 ラッチ回路 3 出力回路 4 イニシャライズ回路 1 shift register 2 latch circuit 3 output circuit 4 initialization circuit
Claims (1)
ットから送られたシリアル信号を入力し、シフトレジス
タとラッチ回路によってパラレル信号に変換して出力す
るシリアル−パラレル変換回路において、ラッチ信号を
本来の機能と該ラッチ回路をイニシャライズする機能を
兼ねさせ、両者の機能をクロック信号のレベルによって
選択できるように構成したことを特徴とするシリアル−
パラレル変換回路。1. A serial-parallel conversion circuit for inputting a serial signal sent from a microcomputer process unit, converting the serial signal into a parallel signal by a shift register and a latch circuit, and outputting the parallel signal. Serial function characterized by having the function of initializing the latch circuit and selecting both functions depending on the level of the clock signal
Parallel conversion circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8722392U JPH0648243U (en) | 1992-11-27 | 1992-11-27 | Serial-parallel conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8722392U JPH0648243U (en) | 1992-11-27 | 1992-11-27 | Serial-parallel conversion circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0648243U true JPH0648243U (en) | 1994-06-28 |
Family
ID=13908897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8722392U Pending JPH0648243U (en) | 1992-11-27 | 1992-11-27 | Serial-parallel conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0648243U (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007195254A (en) * | 2000-03-14 | 2007-08-02 | Altera Corp | Clock data recovery circuit coupled to programmable logic device circuit |
-
1992
- 1992-11-27 JP JP8722392U patent/JPH0648243U/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007195254A (en) * | 2000-03-14 | 2007-08-02 | Altera Corp | Clock data recovery circuit coupled to programmable logic device circuit |
JP2010172014A (en) * | 2000-03-14 | 2010-08-05 | Altera Corp | Clock data recovery circuitry associated with programmable logic device circuitry |
JP4705604B2 (en) * | 2000-03-14 | 2011-06-22 | アルテラ コーポレイション | Clock data recovery circuit coupled to programmable logic device circuit |
JP2011142631A (en) * | 2000-03-14 | 2011-07-21 | Altera Corp | Clock data recovery circuitry associated with programmable logic device circuitry |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6239580B2 (en) | ||
US4093993A (en) | Bit-slice type large scale integrated circuit with multiple functions on a one-chip semiconductor device | |
KR960042413A (en) | Data processing system | |
JPH0648243U (en) | Serial-parallel conversion circuit | |
JPS6143815A (en) | Initial setting system | |
JP2575895B2 (en) | Control signal switching device for integrated circuits | |
KR100488981B1 (en) | Ic circuit structure using of a gpio port | |
JP2515705B2 (en) | Semiconductor integrated circuit device | |
JPS62266645A (en) | Serial interface circuit | |
JPS62111526A (en) | Binary/gray conversion circuit | |
JP2568744Y2 (en) | Switching circuit for bidirectional input / output port of one-chip microcomputer | |
JPS6370620A (en) | Flip-flop | |
JPS5969828A (en) | Input device of key matrix | |
KR0158640B1 (en) | Data bus control circuit | |
JPH1153298A (en) | Memory address latch system | |
JPH11289051A (en) | Programmable controller and processor | |
JPH02113359A (en) | Bus circuit for cpu system | |
JPS6022356A (en) | Large scale integrated circuit | |
JPH05265949A (en) | Integrated circuit device | |
JPS6349867A (en) | Outputting device for serial data | |
JPS6367052A (en) | Transmitter for serial data | |
JPS6039980U (en) | semiconductor integrated circuit | |
JPH04105738U (en) | data transmission circuit | |
JPH06175972A (en) | Bus system | |
JPS63150755A (en) | Interface device |