JPH04301965A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は入力画像信号の画像密度
を切り換え出力可能な画像処理装置に関するものである
。

【０００２】

【従来の技術】近年、レーザビームプリンタがコンピユ
ータの出力装置として広く使用されてきている。特に、
３００ｄｐｉ（ドツト／インチ）程度の解像度を有する
小型機は、小型かつ低価格といつたメリツトにより急速
に普及しつつある。レーザビームプリンタは、図１３に
示すように、ドツトデータに基づいて実際に感光ドラム
上に印刷画像を形成して出力用紙に転写出力するプリン
タエンジン部８０１と、プリンタエンジン部８０１に接
続され、外部ホストコンピユータ８０３から送られるコ
ードデータを受け、このコードデータに基づいてドツト
データ（ビツトマツプデータ）からなるページ情報を生
成し、プリンタエンジン部８０１に対して順次ドツトデ
ータを送信するプリンタコントローラ８０２とからなる
。前記ホストコンピユータ８０３は、アプリケーシヨン
ソフトウエアを有するフロツピデイスク８０４によりプ
ログラムをロードされ、前記アプリケーシヨンソフトを
起動し、例えばワードプロセツサとして機能する。

【０００３】次に、前記プリンタコントローラ８０２に
おける印刷動作の過程を図１４を用いて説明する。同図
において、１１４は１ページ分のビツトマツプデータ（
画像データ）を格納する画像メモリ、１１５は画像メモ
リ１１４のアドレスを発生するアドレス発生部、１１６
は画像メモリ１１４から読み出される画像データを画像
信号ＶＩＤＥＯに変換するための出力バツフアレジスタ
、１１７は水平同期信号である周知のビームデイテクト
信号ＢＤ信号に同期した画像クロツク信号ＶＣＬＫを発
生する同期クロツク発生回路、１１８はコントローラ全
体の制御を司どるＣＰＵ、１１９はプリンタエンジン２
０１との信号の入出力部であるプリンタＩ／Ｆ、１２０
はパーソナルコンピユータ等の外部ホストとの信号の入
出力部であるホストＩ／Ｆである。

【０００４】上記構成において、画像信号ＶＩＤＥＯを
前記プリンタエンジンに送出するときの動作を説明する
。まずプリンタコントローラ８０２は画像メモリ１１４
に１ページ分の画像データの準備ができると、プリンタ
エンジン８０１に対して印刷要求信号ＰＲＩＮＴを送出
する。プリンタエンジン８０１は該ＰＲＩＮＴ信号を受
けると印刷動作を開始、垂直同期信号ＶＳＹＮＣを受け
つけることができる状態になつた時点でＶＳＲＥＱ信号
をプリンタコントローラ８０２に送出する。プリンタコ
ントローラ８０２はＶＳＲＥＱ信号を受けると、垂直同
期信号ＶＳＹＮＣをプリンタエンジン８０１に送出する
と共に、副走査方向の所定の位置から印刷が行なわれる
ようにするために、前記ＶＳＹＮＣ信号からの所定時間
をカウントする。所定時間のカウントが終了するとアド
レス発生部１１５は画像メモリ１１４に格納されている
画像データの先頭アドレスから順次アドレスを発生し、
画像データの読み出しを行なう。読み出された画像デー
タは主走査１ライン毎に出力バツフアレジスタ１１６に
入力される。出力バツフアレジスタ１１６では主走査方
向の所定の位置から印刷が行なわれるようにするために
、各印刷ライン毎に前記ＢＤ信号が入力してから画像ク
ロツク信号ＶＣＬＫをカウントした後、当該印刷ライン
のデータを前記ＶＣＬＫ信号に同期した画像信号ＶＩＤ
ＥＯとしてプリンタエンジン８０１に送出する。そして
プリンタエンジン８０１で前述の画像形成動作が行なわ
れる。

【０００５】上記の動作を各印刷ページ毎に行うことに
よつて、常に用紙上の同じ位置に印刷が行われることに
なる。

【０００６】

【発明が解決しようとしている課題】しかしながら、近
年では、印刷出力の高精細化が求められており、これは
レーザビームプリンタにおいても例外ではない。そこで
、レーザビームプリンタを高解像度化することが考えら
れるが、例えば解像度を３００ｄｐｉの２倍の６００ｄ
ｐｉとした場合、単純にプリンタコントローラに必要な
画像メモリの容量を増加させてこれに対処すると、３０
０ｄｐｉの場合の４倍の容量が必要になり、高価になつ
てしまう。

【０００７】そして、３００ｄｐｉの場合と同様の印刷
速度を得ようとすると、画像データの出力周波数も４倍
としなければならず、プリンタコントローラも４倍の速
度で動作しなければならない。そこで、記録画素の印刷
データを主走査方向の密度のみ記録密度より高い印刷デ
ータに変換処理する方法が考えられる。これは高密度化
する際に、記録画素およびその周辺画素の印刷データを
参照してスムージング処理が加えられるのが一般的であ
る。

【０００８】前述スムージング処理においては、プリン
タの解像度切り換えに伴って、各解像度の適切なスムー
ジング処理の設定が必要とされる。しかしながら、従来
のスムージング処理の設定は自動的に行なうことができ
ず、外部機器からの解像度設定コマンドなどに従つて行
なわなければならず、面倒な制御手順等も必要であつた
。

【０００９】

【課題を解決するための手段】本発明は上述の課題を解
決することを目的として成されたもので、上述の課題を
解決する一手段として以下の構成を備える。即ち、入力
画像信号の画像密度を切り換え出力可能な画像処理装置
において、出力すべき画像信号の解像度を決定するクロ
ツクの周波数を自動的に検知して出力画像密度を検知す
る検知手段と、前記クロツク信号に同期して第１の密度
の画像信号を入力する入力手段と、入力手段から入力さ
れた処理すべき入力画素の画像信号および該入力がその
周囲の画素の画像信号を参照する参照手段と、参照結果
に基づき入力画素の画像信号を入力画像密度の画像信号
より検知手段で検知した出力画像密度の画像信号に変換
処理する信号変換処理手段とを備える。

【００１０】そして、例えば、信号変換処理手段を複数
備え、検知手段によつて検知した出力画像密度に応じて
、複数の信号変換処理手段から１つの信号変換処理手段
を選択する選択手段を備える。

【００１１】

【作用】以上の構成において、出力装置の解像度切り換
えに伴う出力すべき画像密度を自動的に検知することが
可能であり、何らの設定コマンド等の入力なしに出力装
置の出力解像度に適合した画像密度での出力が可能とな
る。また、各々の解像度において適した信号処理を行な
うことによりより高品位な画像出力が得られる。

【００１２】

【実施例】以下、図面を参照して本発明に係る一実施例
を説明する。

【００１３】

【第１実施例】図１は本発明に係る第１の実施例を説明
するためのブロツク図である。図中、３００は例えばパ
ーソナルコンピユータなどの外部機器、４００は例えば
レーザビームプリンタなどのプリンタ、５００は外部機
器３００が生成するところのコードデータ、１００はプ
リンタコントローラ、２００はプリンタエンジンである
。

【００１４】２０はプリンタコントローラ１００によつ
て生成されたビツトマツプに対し、スムージング処理等
の画像処理を行う信号処理回路、６９８は画像クロツク
ＶＣＬＫ′６９０を発生するところのＶＣＬＫ′発生器
、６９１はレーザドライバである。６９４はＶＣＬＫ′
発生器６９８るよりのＶＣＬＫ′６９０の周波数を自動
検知する周波数自動検知部である。

【００１５】図１の記憶部１７、スムージング部１８及
び周波数自動検知部６９４よりなる信号処理回路２０の
詳細構成を図２に示す。図２において、プリンタコント
ローラ１００から、３００ｄｐｉの画像クロツクＶＣＬ
Ｋ１２と、ＶＣＬＫ１２と位相が同じで、８倍の周波数
のシステムクロツクＳＣＬＫ１３に同期してビデオ信号
ＶＩＤＥＯ１１が送出される。

【００１６】ビデオ信号１１は、３ステートラツチバツ
フア２４の入力端の１つＤ０に接続されており、Ｄ０に
対応する３ステートラツチバツフア２４の出力Ｑ０　は
シフトレジスタ２９の入力出力されるとともに、ＳＲＡ
Ｍ２１のデータピンＩ／Ｏ１にも出力される。また、Ｓ
ＲＡＭ２１のアドレスは、アドレスカウンタ２２より供
給される１３本のアドレスラインと接続されている。

【００１７】ＳＲＡＭ２１の読み出し信号３６、書き込
み信号３７、３ステートバツフア２４のラツチ信号３８
、出力イネーブル信号３９、アドレスカウンタ２２のク
リア信号４０は、制御回路２３により生成される。これ
らの各信号の詳細は後述する。制御回路２３は、画像ク
ロツクＶＣＬＫの１周期間にＳＣＬＫにより複数のステ
ートを作り出している。ＳＣＬＫはＶＣＬＫの８倍の周
波数のクロツク信号であり、本実施例では画像クロツク
ＶＬＣＫの１周期の間に８つのステツプを実行すること
ができる。

【００１８】なお、３ステートラツチバツフア２４は、
図３に示されるようにラツチ回路２４ａとバツフア回路
２４ｂとから構成されている（図３には１ビツトに相当
する構成のみが示されている）。次に、図４のタイミン
グチヤートを参照して、ＳＲＡＭ周辺回路の動作を説明
する。なお、以下の説明では第ｎ番目の画素のデータを
ｄａｔａ（ｎ）とし、そのデータが格納されるアドレス
をａｄｒ（ｎ）とする。

【００１９】図４（１）に示す画像クロツクＶＬＣＫが
ローレベルになつてから第１番目のクロツクが入力され
ると（時刻ｔ１）、３ステートラツチバツフア２４のイ
ネーブル信号ＯＣがＦＡＬＳＥになり（図４（９））、
バツフア回路２４ａはハイインピーダンスとなり、出力
されていた以前のデータｄａｔａ（ｎ−１）がストツプ
し（図４（１０））、ＳＲＡＭ２１のデータバスには何
も入力されない状態となる。

【００２０】第２番目のクロツクが入力されると（時刻
ｔ２）、ＯＥ信号がＴＲＵＥとなり（図４（５））、Ｓ
ＲＡＭ２１はリード状態となり（図４（１２））、アド
レスａｄｒ（ｎ）に格納されていたデータｄａｔａ（ｎ
）がデータバス上に出力される。第３番目のクロツクが
入力されると（時刻ｔ３）、データバス上に出力されて
いたデータｄａｔａ（ｎ）が３ステートラツチバツフア
２４の内部でラツチされる（図４（７））。しかし、図
４（９）に示される出力イネーブル信号ＯＥはＦＡＬＳ
Ｅのままなので、３ステートラツチバツフア２４の外部
には出力されない。そのため、以上の動作においてバス
の衝突が起こることはない。

【００２１】第４番目のクロツクが入力されると（時刻
ｔ４）、ＳＲＡＭ２１の出力イネーブル信号ＯＥがＦＡ
ＬＳＥになり、ＳＲＡＭ２１はフローテイング状態とな
る。第５番目のクロツクが入力されると（時刻ｔ５）、
３ステートラツチバツフア２４の出力イネーブル信号Ｏ
ＣがＴＲＵＥとなり、ラツチされていたデータｄａｔａ
（ｎ）が出力され、ＳＲＡＭ２１に送られるが、ＳＲＡ
Ｍ２１は図４（１１）に示されるライトイネーブル信号
ＷＥ３７が、ＦＡＬＳＥであるため、書き込まれない。

【００２２】第６番目のクロツクが入力されると（時刻
ｔ６）、ＳＲＡＭ２１のライトイネーブル信号ＷＥがＴ
ＲＵＥとなり、メモリ６２にｄａｔａ（ｎ）が書き込ま
れる。第７番目のクロツクが入力されると、ライトイネ
ーブル信号ＷＥがＦＡＬＳＥとなり、書き込み動作が完
了する。第８番目のクロツクが入力されると、アドレス
がａｄｒ（ｎ）から、ａｄｒ（ｎ＋１）に更新され、一
画素のデータに関して一連の動作が完了する。このよう
な動作は３ステートラツチバツフア２４およびＳＲＡＭ
２１に関しても同様に、かつ同時に行われる。

【００２３】このようにして、画像クロツクＶＣＬＫの
１サイクルの間にＳＲＡＭ２１のデータピンＤ２から出
力されたデータが同じアドレスのＤ３に書き込まれ、順
次データが送られることにより、常に７ラインの画像デ
ータが記憶され、シフトレジスタ２９〜３５に対して、
画像データを供給する。シフトレジスタ２９〜３５は、
それぞれ７ビツトのビツト長をもち、バツフア２４から
送られてくる７ラインの画像データを直列並列変換し、
主走査方向７ドツトずつに展開し、論理回路群４１に対
し、計４９ドツトの画像を送出する。

【００２４】論理回路群４１は、入力した４９ビツトの
データに対し、図５に示す画像処理を行う。図５におい
て、ａは論理１を、ｂは論理２を、ｃは論理３を、ｄは
論理４を示している。図５に示す様に、注目画素（斜線
部）を含む計４９ドツトに対し、注目画素を４分割した
ａ区分〜ｄ区分にそれぞれ（論理１）〜（論理４）を割
り当てる。

【００２５】ａ区分〜ｄ区分の各区分は、それぞれスム
ージング処理を施すことを目的とした（論理１）〜（論
理４）に従つて印刷されるべく区分、印刷されない区分
が決定される。論理１〜論理４は、スムージングを行う
ことを目的とした論理であり、例えば以下に示す主旨を
根拠として展開されている。

【００２６】・直角または１３５度の角に対しては、そ
の角度が変わらないようにする。 ・ドツトの削除と付加はそれぞれの数が一致するように
し、濃度の変動がないようにする。 ・鋭角の角については、角が削れないようにする。 ・斜線に対してはその傾きに応じてドツトの削除または
付加を行う。

【００２７】などである。このような主旨に基づいた論
理１〜論理４によつて印刷区分が決定された注目画素は
４ビツト（１ビツトはａ〜ｄ区分の各区分に相当する）
の信号として、並列直列変換回路４２に入力される。並
列直列変換回路４２からの出力は分周機９３０によつて
２分周されたＳＣＬＫ１３、すなわちＶＣＬＫ１２の４
倍の周波数のクロツクで出力し、ＶＤＯ１５となる。プ
リンタは画像データＶＤＯ１５に基づき、レーザを点滅
させ、印刷動作を行う。

【００２８】以上が解像度３００ｄｐｉの場合における
一画素４分割スムージング方式の動作である。次に、解
像度切り換えに伴うスムージングアルゴリズムの切り換
え動作の説明を行う。前述、スムージングアルゴリズム
の切り換えとは、例えば図６に示すとおり解像度が３０
０ｄｐｉの場合は一画素を４分割して、スムージング処
理を行っていたのに対し、６００ｄｐｉの場合は一画素
を２分割してスムージング処理を行うものである。

【００２９】図１において、ＶＣＬＫ′発生器６９８は
３００ｄｐｉ，６００ｄｐｉといつた異なる解像度に応
じたＶＣＬＫ′６９０を発生することが可能である。 今、ＶＣＬＫ′発生器６９８が出力クロツクの周波数を
出力解像度として３００ｄｐｉで出力するためのＶＣＬ
Ｋ′６９０から、６００ｄｐｉで出力するためのＶＣＬ
Ｋ′６９０に切り換えたとする。そのとき、プリンタコ
ントローラ１００内のＶＣＬＫクロツク１２を発生する
クロツク発生器（不図示）においても、３００ｄｐｉ用
の画像クロツクＶＣＬＫの４倍の周波数でクロツクを発
生している。また、プリンタコントローラ１００内のＳ
ＣＬＫクロツク１３を発生するクロツク発生器（不図示
）も、３００ｄｐｉ用であるシステムクロツクＳＣＬＫ
の４倍の周波数でクロツクを発生する。

【００３０】周波数自動検知部６９４は、ＶＣＬＫ′発
生器６９８から発生するＶＣＬＫ′６９０の周波数を自
動検知することができ、自動検知した周波数によつて、
解像度を認識することができる。これは、周波数、解像
度の関係をテーブルデータとして保持することによつて
可能である。そして、周波数自動検知部６９４は解像度
認識後、認識した解像度を信号線６９９を介して図２に
示すスムージング部１８内の分周器９３０に報知する。 分周器９３０はこの解像度に従つてＳＣＬＫ１３を分周
する。例えば、解像度が６００ｄｐｉの場合には、画素
を２分割したものとしてＶＤＯ１５を出力する必要があ
り、分周器９３０はＳＣＬＫ１３を４分周して出力する
。なお、並列直列変換回路４２に出力する２ビツト信号
は、信号線ａ，ｂを用いて送出するものとする。

【００３１】解像度が６００ｄｐｉになつた場合におい
ても、図７に示すとおり、注目画素を含む主走査方向７
ドツト、副走査方向７ライン、計４９ドツトの周辺画素
に対して、３００ｄｐｉで使用したスムージング論理、
例えばｅ区分には論理１、ｆ区分には論理４を適用して
スムージング処理を行う。以下、図８のフローチヤート
を参照して本実施例の動作概略フローを説明する。

【００３２】プリンタ４００内の周波数自動検知部６９
４は、ステツプＳ１でＶＣＬＫ′発生器６９８から発生
するＶＣＬＫ′６９０の周波数を自動検知し、解像度を
認識する。周波数自動検知部６９４は、続くステツプＳ
２で認識した解像度に基づいて、１画素あたりの分割数
を設定する。そして、同時に並行して分周器９３０に分
割数を指示して指定解像度に従う各々のクロツク周波数
が出力されるように設定する。それからステツプＳ３で
外部機器３００から送出されてくるコードデータに基づ
いたビツトマツプ展開、およびスムージング論理に従つ
たスムージング処理を行なう。

【００３３】本実施例においては、３００ｄｐｉの場合
、１画素４分割、６００ｄｐｉの場合、１画素２分割を
例に揚げて説明したが、解像度、画素分割数の各値は限
定するものでない。そして、スムージング処理を行うた
めの参考周辺画素数も限定しないことは言うまでもない
。

【００３４】以上説明したように本実施例によれば、解
像度切り換えに伴って、自動的に各解像度における一画
素あたりの分割数を変換し、解像度の切換に従つて画素
分割数を最適化し、それぞれ最適のスムージング処理を
行なうことにより、各々の解像度においてより高品位な
画像出力が得られる。

【００３５】

【第２実施例】以上説明した第１の実施例では、検知し
た各解像度における一画素あたりの分割数を変換する例
を説明した。しかし、本発明は以上の例に限定されるも
のではなく、解像度切り換えに伴ってスムージング論理
を変換するものであつても同様の効果が得られる。

【００３６】以下、図面を参照して検知した解像度に従
つてスムージング論理を変換する本発明に係る第２の実
施例を説明する。図９は本発明に係る第２実施例の画像
処理回路の詳細ブロツク図である。図９において、図２
と同様構成には同一番号を付し、詳細説明を省略する。 なお、ＶＣＬＫ′発生器６９８から発生するＶＣＬＫ′
６９０の周波数を周波数自動検知部６９４が検知し、解
像度を認識する動作手順、およびそれに伴う諸クロツク
の周波数設定などは第１の実施例同様とし、ここでの説
明は省略する。

【００３７】第２実施例においては、スムージング部１
８内の論理回路群４１０の構成が異なり、複数の解像度
に応じたスムージング論理を複数個持つ構成となつてい
る。。論理回路群４１０の詳細構成例を図１０に示す。 第２実施例の論理回路群４１０は、図１０に示すように
、例えば２つの論理回路を備えている。図１０において
、２０５は解像度３００ｄｐｉ用の論理回路１、２０６
は解像度６００ｄｐｉ用の論理回路２である。

【００３８】それぞれの論理回路２０５，２０６には、
シフトレジスタ２９〜３５から出力される４９ビツトの
信号、即ち、注目画素を含めた主走査方向７ドツト、副
走査方向７ライン分のドツト情報が各々入力される。論
理回路２０５，２０６は、解像度に応じて、それぞれ違
ったスムージング論理を適用して、印刷面積を決定する
回路を格納している。

【００３９】本実施例では、第１の実施例と同様、３０
０ｄｐｉの場合は、１画素４分割、６００ｄｐｉの場合
は、１画素２分割方式を採用し、３００ｄｐｉの場合、
論理回路１内の論理Ａを適用、６００ｄｐｉの場合は、
論理回路２内の論理Ｂを適用する。これは、解像度設定
部７００から出力される信号線９００によつてセレクタ
２０９が解像度に応じた論理を選択する。

【００４０】上記動作に従つて、３００ｄｐｉの場合は
論理Ａ、６００ｄｐｉの場合論理Ｂを使用してスムージ
ング処理を行つた結果を図１１に示した。以下、図１２
のフローチヤートを参照して第２の実施例の概略動作を
説明する。プリンタ４００内の周波数自動検知部６９４
は、ステツプＳ１１でＶＣＬＫ′発生器６９８から発生
するＶＣＬＫ′６９０の周波数を自動検知し、解像度を
認識する。そして続くステツプＳ１２で検知した解像度
に基づいて、信号線６９９を介して図１０に示すセレク
タを制御し、スムージング処理に使用する論理回路を選
択設定する。この処理と並行して指定解像度に従う各々
のクロツク周波数を設定し、検知解像度に合致した周波
数のクロツク信号が出力される様制御する。それからス
テツプＳ１３に示す外部機器３００から送出されてくる
コードデータに基づいたビツトマツプ展開、およびスム
ージング論理に従つたスムージング処理を行なう。

【００４１】なお、以上の第２の実施例においては、解
像度が３００ｄｐｉの場合には１画素を４分割し、解像
度が６００ｄｐｉの場合には１画素を２分割を例に揚げ
て説明した。しかし、解像度、画素分割数の各値は以上
の例に限定されるものではなく、任意の値をとることが
できる。同様に、スムージング処理を行うための参考周
辺画素数も以上の例に限定されず、任意の値をとること
ができることは言うまでもない。

【００４２】以上説明したように第２実施例によれば、
解像度切り換えに伴って自動的に切り換えられた解像度
を検知して、スムージング論理を変換し、それぞれ最適
のスムージング処理を行なうことにより、各々の解像度
においてより高品位な画像出力が得られる。尚、本発明
は、複数の機器から構成されるシステムに適用しても、
１つの機器から成る装置に適用しても良い。また、本発
明はシステム或は装置にプログラムを供給することによ
つて達成される場合にも適用できることは言うまでもな
い。

【００４３】

【発明の効果】以上説明したように本発明によれば、出
力装置の解像度切り換えに伴う出力すべき画像密度を自
動的に検知することが可能であり、何らの設定コマンド
等の入力なしに出力装置の出力解像度に適合した画像密
度での出力が可能となる。また、各々の解像度において
適した信号処理を行なうことによりより高品位な画像出
力が得られる。

【図面の簡単な説明】

【図１】本発明に係る第１実施例のブロツク構成図であ
る。

【図２】図１の信号処理回路の詳細構成を示す図である
。

【図３】第１実施例の３ステートラツチバツフアを説明
するための図である。

【図４】第１実施例の画像処理動作を示すタイミングチ
ヤートである。

【図５】第１実施例における解像度３００ｄｐｉの画素
分割に伴うスムージング処理を説明する図である。

【図６】第１実施例における解像度切り換えに伴う画素
分割数の切り換えを説明する図である。

【図７】第１実施例における解像度６００ｄｐｉの画素
分割に伴いスムージング処理を説明する図である。

【図８】第１実施例の画像処理を説明するためのフロー
チヤートである。

【図９】本発明に係る第２実施例の信号処理回路の詳細
構成を示す図である。

【図１０】第２実施例の論理回路群の詳細構成を示す図
である。

【図１１】第２実施例における解像度切り換えに伴うス
ムージング論理の切り換えを説明する図である。

【図１２】第２実施例の画像処理を説明するためのフロ
ーチヤートである。

【図１３】従来のレーザビームプリンタの構成を示すブ
ロツク図である。

【図１４】従来例のレーザビームプリンタの印刷動作過
程を説明するための図である。

【符号の説明】

１０　　　　ビツトマツプ展開部、 １７　　　　記憶部、 １８　　　　スムージング部、 ２０　　　　信号処理回路、 ２１　　　　ＳＲＡＭ、 ２２　　　　アドレスカウンタ、 ２３　　　　制御回路、 ２４　　　　３ステートラツチバツフア、４１，４１０
　　　　論理回路群、 ４２　　　　並列直列変換回路、 １００　　　　プリンタコントローラ、２００　　　　
プリンタエンジン、 ２０５，２０６　　　　論理回路、 ３００　　　　外部機器、 ４００　　　　プリンタ、 ６９１　　　　レーザドライバ、 ６９４　　　　周波数自動検知部、 ６９８　　　　ＶＣＬＫ´発生器である。

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　入力画像信号の画像密度を切り換え出
   力可能な画像処理装置において、出力すべき画像信号の
   解像度を決定するクロツクの周波数を自動的に検知して
   出力画像密度を検知する検知手段と、前記クロツク信号
   に同期して第１の密度の画像信号を入力する入力手段と
   、前記入力手段から入力された処理すべき入力画素の画
   像信号および該入力がその周囲の画素の画像信号を参照
   する参照手段と、前記参照結果に基づき入力画素の画像
   信号を入力画像密度の画像信号より前記検知手段で検知
   した出力画像密度の画像信号に変換処理する信号変換処
   理手段とを備えることを特徴とする画像処理装置。
2. 【請求項２】　　前記信号変換処理手段を複数備え、検
   知手段によつて検知した出力画像密度に応じて、複数の
   信号変換処理手段から１つの信号変換処理手段を選択す
   る選択手段を備えることを特徴とする請求項１記載の画
   像処理装置。